Expansão do ASE PowerSiP Leva a Alimentação de IA para Sob o Processador, mas Faltam Evidências

A ASE expandiu o PowerSiP com um design de encapsulamento tridimensional que busca reduzir em pelo menos 50% as perdas parasitas de roteamento em sistemas de IA da classe de quilowatts. A expansão do ASE PowerSiP move a regulação de tensão para sob o processador, encurtando o caminho percorrido por correntes superiores a 1.000 amperes.

Esse posicionamento importa porque os centímetros finais da distribuição de energia se tornaram uma fonte cara de resistência e calor. No entanto, a ASE não publicou condições de teste, implantações de clientes ou economias medidas em data centers para a plataforma expandida.

O conflito, portanto, é mais restrito do que a promessa da manchete sugere. A ASE está desafiando reguladores de tensão laterais convencionais, não resolvendo o problema completo de energia dos data centers. Concorrentes como Infineon, Delta Electronics, Monolithic Power Systems, Vicor e Empower Semiconductor buscam a mesma mudança arquitetural.

A Expansão do ASE PowerSiP Adiciona um Conjunto de Ferramentas de Encapsulamento 3D

A ASE transformou o PowerSiP de um conceito amplo de distribuição de energia em uma plataforma de fabricação mais detalhada para módulos de reguladores de tensão integrados verticalmente.

A ASE anunciou a expansão em 13 de outubro de 2026, durante a SEMICON West e o Open Compute Project Global Summit. A empresa afirmou que a solução já está disponível para aplicações de data centers de IA e computação de alto desempenho.

Um módulo regulador de tensão, ou VRM, converte a energia de entrada na tensão baixa e rigidamente controlada exigida por um processador. Placas de servidor tradicionais normalmente posicionam esses componentes ao lado do processador, forçando a corrente a percorrer lateralmente trilhas de cobre e conexões do encapsulamento.

A alternativa da ASE coloca um VRM compacto no verso da placa de circuito, diretamente sob o processador. Essa disposição vertical de placa para chip reduz a distância física entre o estágio final de conversão e o silício de computação.

De acordo com o anúncio do PowerSiP da ASE, sistemas de IA atuais podem ultrapassar um quilowatt por processador. Sua corrente de pico pode superar 1.000 amperes, enquanto a tensão do núcleo permanece abaixo de um volt.

Essas condições tornam a resistência especialmente custosa. A perda elétrica aumenta com o quadrado da corrente, portanto uma resistência modesta se torna relevante quando milhares de amperes atravessam uma placa.

A plataforma expandida combina várias opções de encapsulamento, em vez de prescrever um regulador finalizado. Entre elas estão capacitores posicionados entre substratos sem núcleo e matrizes de capacitores sem substrato com terminais expostos.

A ASE também lista pinos de cobre com proporção de aspecto de quatro para um. Os pinos mais altos têm o objetivo de reduzir a impedância do encapsulamento enquanto conduzem energia por um espaço vertical restrito.

A moldagem em um ou dois lados pode integrar componentes ativos e passivos no mesmo módulo compacto. Essa flexibilidade permite que clientes adaptem a plataforma a diferentes encapsulamentos de processadores, placas de circuito e limites de altura de bandejas de computação.

Essa é a principal mudança por trás da notícia. O PowerSiP agora oferece um conjunto de ferramentas mais específico para criar VRMs finos sob GPUs, processadores tensor e aceleradores de IA personalizados.

A empresa afirma que essa disposição pode reduzir as perdas parasitas de roteamento em 50% ou mais. Perda parasita é a energia dissipada por resistência e indutância não intencionais ao longo do caminho de distribuição.

Essa porcentagem não descreve o uso total de eletricidade do servidor ou do data center. Ela se aplica às perdas em uma rota específica de alta corrente entre o regulador e o processador.

A ASE também não identificou um fornecedor de processadores que use a plataforma expandida. “Disponível agora” significa que as tecnologias de encapsulamento estão disponíveis para clientes, não que implantações concluídas já tenham chegado a clusters comerciais de IA.

Essa distinção cria a tensão central do artigo. O PowerSiP aborda um problema elétrico mensurável, mas suas evidências públicas continuam no nível da plataforma e dos componentes.

Por Que a Distribuição de Energia para IA se Tornou um Problema de Encapsulamento

Processadores de IA estão forçando a conversão de energia, o encapsulamento, o resfriamento e o design de placas a se tornarem uma única decisão de engenharia.

Um processador que recebe um quilowatt a um volt precisa de aproximadamente 1.000 amperes, antes que perdas de conversão e comportamento transitório entrem no cálculo. Transportar essa corrente por uma placa de circuito exige cobre substancial, área física e gestão térmica.

Trilhas mais longas adicionam resistência e indutância. A resistência transforma eletricidade em calor, enquanto a indutância dificulta que a alimentação responda quando a demanda do processador muda rapidamente.

Cargas de trabalho de IA podem alternar entre estados operacionais em alta velocidade. Essas transições criam mudanças repentinas de corrente que podem reduzir a tensão de alimentação abaixo da faixa aceitável pelo processador.

Engenheiros chamam essa queda temporária de queda de tensão. Projetistas frequentemente compensam com capacitores extras, planos de alimentação mais largos, margens de tensão conservadoras ou frequência reduzida do processador.

Cada resposta consome algo valioso. Mais capacitores exigem espaço, estruturas de cobre mais largas complicam o roteamento e uma tensão mais alta aumenta o consumo do processador.

Mover o regulador para sob o processador ataca a própria distância. A corrente percorre um caminho vertical mais curto, em vez de atravessar a placa a partir de componentes posicionados ao lado do encapsulamento.

Uma análise do setor sobre energia descreve a distribuição vertical como uma resposta emergente a aceleradores de IA que consomem mais de 1.000 watts. Ela também destaca a dificuldade de fornecer 1.000 amperes abaixo de um volt.

A ASE apresentou o PowerSiP pela primeira vez em maio de 2024. Na época, a empresa comparou sua arquitetura a uma configuração lateral convencional.

Os dados originais do PowerSiP alegavam uma área ocupada 25% menor e um aumento na densidade de corrente de 0,4 para 0,6 amperes por milímetro quadrado. A ASE também relatou que a perda de roteamento caiu de 12% para 6% em sua comparação.

A expansão de 2026 reformula essa arquitetura anterior para um conjunto mais amplo de configurações de encapsulamento tridimensional. Ela enfatiza métodos de montagem qualificados que os clientes podem combinar em módulos específicos para cada aplicação.

Essa evolução mostra como o gargalo mudou. Antes, o encapsulamento conectava um chip concluído à placa, mas agora molda a integridade de energia, o desempenho térmico, o posicionamento da memória e o desempenho computacional utilizável.

O contexto mais amplo de eletricidade aumenta o valor de pequenas melhorias. A Agência Internacional de Energia espera que o consumo de eletricidade dos data centers aumente de 485 terawatts-hora em 2025 para cerca de 950 terawatts-hora em 2030.

Projeta-se que instalações focadas em IA cresçam ainda mais rápido. Espera-se que seu uso de eletricidade triplique nesse período, de acordo com a perspectiva energética da IEA.

O PowerSiP não consegue atender sozinho à maior parte dessa demanda. O uso de energia de data centers também depende da utilização dos processadores, rede, armazenamento, resfriamento, conversão nas instalações e eficiência das cargas de trabalho.

Ainda assim, uma perda próxima ao processador impõe uma penalidade adicional. A eletricidade desperdiçada se transforma em calor dentro de uma bandeja de computação densamente ocupada, de modo que o equipamento de resfriamento precisa removê-lo.

Reduzir essa perda pode, portanto, ajudar duas vezes. Diminui a eletricidade desperdiçada na distribuição e reduz a carga térmica associada.

Essa lógica explica por que o encapsulamento de energia se tornou estrategicamente importante. Projetistas de aceleradores não podem continuar aumentando a densidade computacional enquanto tratam o caminho final de energia como um detalhe comum de placa de circuito.

A Distribuição Vertical de Energia Desafia o VRM Lado a Lado

A disputa principal ocorre entre VRMs laterais com práticas de fabricação consolidadas e módulos verticais que oferecem caminhos elétricos mais curtos.

A distribuição lateral de energia permanece familiar e funcional. Reguladores ao lado do processador são mais fáceis de acessar, inspecionar, resfriar, substituir e organizar usando métodos consolidados de produção de placas.

Essa disposição também deixa a parte traseira da área do processador disponível para estruturas mecânicas. Soquetes, hardware de montagem, reforços e componentes de resfriamento já competem por espaço em torno de encapsulamentos de alta potência.

Sua fraqueza elétrica cresce com a corrente. Um caminho mais longo significa mais resistência, mais indutância e maior exposição a mudanças de tensão durante transições rápidas de carga de trabalho.

A distribuição vertical de energia inverte esse compromisso. Ela aceita maior integração e complexidade mecânica para reduzir a distância entre os componentes de conversão e o processador.

O papel da ASE é importante porque ela é uma grande fornecedora terceirizada de montagem e teste de semicondutores. Ela pode combinar substratos, moldagem, interconexões de cobre, capacitores e processos de fabricação em um único programa de encapsulamento.

Portanto, a expansão do ASE PowerSiP não é apenas mais um anúncio sobre semicondutores de potência. Ela propõe que um fornecedor de encapsulamento avançado pode coordenar as peças mecânicas e elétricas exigidas sob um acelerador.

Essa coordenação pode ajudar clientes que utilizam processadores heterogêneos. GPUs, ASICs personalizados, chiplets e memória de alta largura de banda criam diferentes formatos e requisitos de energia.

Um conjunto modular de ferramentas oferece mais liberdade do que um VRM fixo. Os clientes podem escolher estruturas de capacitores, interconexões e arranjos de moldagem adequados a uma placa e um encapsulamento específicos.

No entanto, a flexibilidade também desloca o trabalho de projeto para uma colaboração estreita. O regulador, a placa, o encapsulamento do processador, o conjunto de resfriamento e o sistema de controle de energia devem se comportar como um único produto.

É aqui que “como o ASE PowerSiP funciona” se torna mais do que um diagrama. A arquitetura só terá êxito quando o roteamento mais curto suportar ciclagem térmica, estresse mecânico, variações de montagem e operação sustentada de alta corrente.

A abordagem também se posiciona ao lado de outro movimento do setor chamado distribuição de energia pela parte traseira. Fabricantes de chips usam esse termo para estruturas que separam a fiação de energia da fiação de sinal dentro do silício.

A pesquisa da Imec sobre energia pela parte traseira descreve trilhos de energia enterrados, afinamento de wafers e conexões em escala nanométrica através do silício. Essas técnicas operam dentro ou imediatamente atrás do die.

O PowerSiP opera no nível do encapsulamento e da placa. Ele leva a regulação de tensão para sob o processador, mas não substitui a rede interna de distribuição de energia do chip.

As duas abordagens podem se complementar. Um VRM vertical pode encurtar o caminho no nível da placa, enquanto estruturas pela parte traseira melhoram a distribuição através do próprio processador.

Elas também podem competir por atenção de engenharia e espaço físico. Os clientes precisam decidir quais etapas de integração oferecem benefício suficiente para justificar complexidade adicional de fabricação.

A distribuição lateral não desaparecerá imediatamente. Ela continua adequada quando a corrente do processador, a densidade da placa ou o desempenho transitório não justificam a integração vertical.

A pressão será maior em aceleradores de treinamento de ponta e silício hyperscale personalizado. Esses produtos concentram corrente enorme em sistemas caros que já exigem placas e resfriamento especializados.

Se o PowerSiP vencer nesse segmento, a adoção poderá avançar para níveis inferiores do mercado à medida que a fabricação amadurecer. Se os custos de integração permanecerem altos, a distribuição vertical poderá continuar restrita aos aceleradores mais exigentes.

A ASE Está Entrando em uma Corrida Concorrida Sob o Processador

PowerSiP entra em um mercado ativo no qual empresas de energia e especialistas em encapsulamento convergem para a mesma localização física.

A Vicor tem promovido a entrega vertical usando módulos multiplicadores de corrente posicionados sob processadores de alta corrente. Sua arquitetura divide a regulação e a transformação entre estágios para encurtar o caminho final de alta corrente.

A Empower Semiconductor está desenvolvendo reguladores de tensão integrados para processadores da classe de quilowatts. Seus materiais de 2026 descrevem uma plataforma escalável destinada a fornecer mais de 3.000 amperes.

A Infineon introduziu módulos multifásicos compactos voltados à entrega vertical de energia. A Delta Electronics também trabalhou com a Infineon em módulos para processadores de data centers de IA.

A Monolithic Power Systems oferece estágios de potência de alta corrente que podem suportar arranjos verticais densos. Outros especialistas, incluindo Lotus Microsystems e Amber Semiconductor, estão propondo módulos finos sob pacotes de aceleradores.

Essas empresas não vendem todas a mesma camada do sistema. Algumas se concentram em circuitos de semicondutores de potência, enquanto a ASE se concentra em opções de montagem, integração e encapsulamento.

Essa distinção cria oportunidades de parceria. Um módulo PowerSiP ainda precisa de controladores adequados, estágios de potência, componentes magnéticos, capacitores e um projeto elétrico específico para o processador.

Ela também cria concorrência por influência arquitetônica. O fornecedor que controla o módulo integrado pode moldar a seleção de componentes, os procedimentos de qualificação e os custos de troca para os clientes.

As empresas de processadores avançam por outra direção. A tecnologia PowerVia da Intel separa o roteamento interno de energia e sinais ao fornecer energia pela parte traseira de um die lógico.

Plataformas de encapsulamento avançado também integram pontes, chiplets, capacitores e estruturas de energia mais perto do silício de computação. A fronteira entre chip, encapsulamento, placa e regulador continua se tornando menos clara.

A questão prática não é qual empresa usa primeiro a palavra “vertical”. Os compradores precisam comparar eficiência de conversão, perda de roteamento, resposta transitória, espessura, densidade de corrente, resfriamento, confiabilidade e rendimento de fabricação.

Eles também precisam de condições de teste comparáveis. Uma porcentagem medida em um segmento de roteamento não pode ser comparada diretamente à eficiência de ponta a ponta, da entrada do rack ao processador.

Isso torna difícil quantificar o impacto do ASE PowerSiP apenas com base em materiais públicos. A redução declarada pela plataforma diz respeito à perda parasitária de roteamento, não ao total de energia consumida por uma carga de trabalho de IA.

Uma redução de 50% em uma pequena categoria de perdas produziria um benefício menor para o sistema. Uma redução semelhante em uma categoria importante de perdas poderia alterar materialmente os requisitos de energia e resfriamento.

A linha de base é igualmente importante. Comprimento da trilha, espessura do cobre, tensão de entrada, tensão de saída, corrente, frequência de comutação e construção da placa influenciam o resultado.

A comparação de 2024 da ASE forneceu vários números úteis de referência. O anúncio de 2026 não divulga uma configuração de teste equivalente para a configuração expandida.

Portanto, os clientes avaliarão o PowerSiP por meio de amostras de engenharia, projetos de referência e validação relevante para cargas de trabalho. As porcentagens de comunicados de imprensa não decidirão a escolha arquitetônica.

Esse campo competitivo também limita qualquer alegação de que a ASE domina a transição. A expansão dá à ASE uma posição crível em encapsulamento, mas diversos fornecedores já visam à entrega de energia sob processadores de IA.

Sua vantagem pode vir da escala de fabricação e da amplitude de seu portfólio de encapsulamento. Seu desafio é provar que essas capacidades se traduzem em módulos qualificados com benefícios repetíveis para o sistema.

A Alegação de 50% Deixa Questões Críticas Sem Resposta

A alegação da ASE de redução de perdas é tecnicamente plausível, mas a empresa não divulgou evidências suficientes para tratá-la como um ganho medido de eficiência em data centers.

A expressão “50% ou mais” aparece com destaque no anúncio e no material de produto da ASE. Ela se refere à redução de perdas parasitárias de roteamento por meio do encurtamento do caminho de transmissão de alta corrente.

Essa alegação está alinhada a princípios elétricos básicos. Um caminho mais curto, com menor resistência, deve desperdiçar menos energia ao transportar a mesma corrente.

No entanto, decisões de engenharia dependem de valores absolutos, além de porcentagens. Reduzir a perda de roteamento de dois watts para um watt tem uma consequência diferente de reduzi-la de 200 watts para 100 watts.

A ASE não publicou a perda inicial, o perfil de corrente, a geometria da placa, as condições ambientais ou o método de medição para a plataforma expandida. Também não forneceu validação de laboratório independente.

O anúncio público não contém uma curva de eficiência do módulo. Essa curva mostraria a eficiência de operação do regulador em diferentes cargas e condições de entrada.

Também não há um gráfico de resposta transitória. Os compradores precisam dessas informações para avaliar a queda de tensão quando um acelerador transita rapidamente entre estados de carga de trabalho.

As evidências térmicas são outra lacuna. Posicionar componentes de energia sob um processador concentra calor próximo a uma das partes mais quentes do servidor.

O caminho elétrico mais curto pode reduzir o calor de roteamento, mas o regulador ainda produz calor durante a conversão de tensão. Os engenheiros precisam conduzir esse calor por uma placa e um conjunto de resfriamento congestionados.

As limitações mecânicas merecem igual atenção. Módulos na parte traseira podem competir com sistemas de montagem do processador, reforços da placa, acesso para manutenção e estruturas de placas frias.

O rendimento de fabricação pode influenciar o resultado econômico. Combinar mais componentes em um conjunto compacto cria valor apenas quando os fornecedores conseguem testá-lo, repará-lo e produzi-lo de forma consistente.

Os testes de confiabilidade precisarão abranger ciclos de temperatura, estresse de alta corrente, fadiga de solda ou interconexão e longos períodos de operação. A infraestrutura de IA frequentemente opera sob utilização sustentada, que expõe rapidamente os pontos fracos.

A ASE descreve suas tecnologias de montagem como qualificadas, o que sustenta a prontidão para fabricação. Isso não estabelece que cada módulo PowerSiP específico de um cliente tenha concluído a qualificação do sistema.

Outra incerteza diz respeito a quem detém o projeto completo. A ASE fornece uma caixa de ferramentas, enquanto clientes e parceiros de componentes de energia precisam escolher a topologia final e os parâmetros operacionais.

Esse modelo oferece flexibilidade, mas torna as alegações publicadas sobre a plataforma menos preditivas. Duas implementações de PowerSiP podem apresentar resultados diferentes de eficiência, térmica e confiabilidade.

Um artigo acadêmico de junho de 2026 sobre entrega vertical de energia estimou que abordagens existentes permaneciam abaixo de 70% de eficiência de ponta a ponta em algumas configurações de sistema. A arquitetura proposta alcançou valores modelados mais altos sob premissas específicas.

Esses resultados não são um teste do PowerSiP e não devem ser apresentados dessa forma. Eles mostram por que pesquisadores avaliam toda a cadeia de entrega, e não apenas um segmento de roteamento.

Operadores de data centers devem aplicar a mesma disciplina. Eles precisam de medições no nível da tomada sob cargas de trabalho reais, não apenas de uma redução no nível do encapsulamento expressa como porcentagem.

Isso não torna a alegação da ASE irrelevante. A perda de roteamento é uma limitação real, e encurtar o caminho é uma resposta racional.

Significa que a alegação pertence ao início da avaliação do cliente, não ao fim. As evidências ausentes determinarão se o PowerSiP se torna uma plataforma ampla ou uma opção especializada de encapsulamento.

Três Sinais Mostrarão se o PowerSiP Importa

A adoção por clientes, medições reproduzíveis e projetos de referência concorrentes determinarão se a expansão do ASE PowerSiP altera a infraestrutura de IA.

O primeiro sinal é um cliente ou programa de processador identificado. A ASE apontou GPUs, TPUs, ASICs personalizados e sistemas de computação de alto desempenho como aplicações-alvo.

Um projeto de acelerador divulgado mostraria que o PowerSiP foi além de um catálogo de opções de encapsulamento. Também revelaria a faixa de potência, as limitações da placa e o cronograma de produção por trás de uma implementação.

Uma implantação por um hyperscaler reforçaria o argumento da ASE porque esses operadores medem o comportamento elétrico e térmico em escala de frota. Uma avaliação ou protótipo não identificado forneceria evidências mais fracas.

O segundo sinal é um conjunto completo de dados técnicos. A ASE deve publicar resistência de roteamento, eficiência de conversão, resposta transitória, condições térmicas, espessura do módulo e resultados de confiabilidade.

A comparação mais forte usaria o mesmo processador e carga de trabalho com entrega de energia lateral e vertical. Ela separaria as perdas do regulador, as perdas de roteamento, o consumo do processador e os efeitos de resfriamento.

As economias medidas no sistema esclareceriam a declaração de 50%. Elas mostrariam se a menor perda parasitária altera a potência de entrada do servidor, a frequência sustentada, a temperatura do fluido refrigerante ou a densidade do rack.

O terceiro sinal é como os fornecedores concorrentes respondem. Novos módulos da Infineon, Delta, MPS, Vicor, Empower e rivais de encapsulamento estabelecerão referências práticas.

Um conjunto comum de projetos de referência ajudaria os compradores a comparar arquiteturas. Também revelaria se os clientes valorizam uma caixa de ferramentas de componentes aberta ou um módulo proprietário fortemente integrado.

A adoção pelos concorrentes reforçaria a tese subjacente da ASE de que a entrega lateral chegou aos seus limites. Produtos concorrentes superiores ainda poderiam enfraquecer a posição individual do PowerSiP no mercado.

Observe também a interação com os roteiros de processadores. Maior potência de aceleradores e transições de corrente mais rápidas favorecem caminhos mais curtos, enquanto melhorias na eficiência arquitetônica podem reduzir a pressão.

Mudanças na energia no nível das instalações não eliminarão o problema do estágio final. Tensões mais altas nos racks reduzem a corrente na distribuição a montante, mas os processadores ainda precisam de fontes abaixo de um volt próximas aos seus núcleos de computação.

A IEA relatou que a demanda global de eletricidade dos data centers aumentou 17% durante 2025. Também informou que os gastos de cinco grandes empresas de tecnologia superaram US$ 400 bilhões naquele ano.

Esse investimento cria um forte incentivo para recuperar capacidade de computação útil de cada watt. Ainda assim, não garante a adoção de nenhuma plataforma de encapsulamento específica.

Para compradores de infraestrutura, a ação imediata é simples. Peça aos fornecedores que definam o limite em torno de cada porcentagem de eficiência e forneçam a linha de base original.

Exija watts absolutos junto às reduções relativas. Solicite resultados em cargas típicas e de pico, não apenas no ponto de operação que produz o melhor número.

As equipes de engenharia também devem avaliar cedo a capacidade de manutenção e o resfriamento. Os ganhos elétricos podem desaparecer se um módulo complicar o projeto térmico, o reparo ou o rendimento de produção.

A expansão do ASE PowerSiP identifica um gargalo real no último estágio da entrega de energia para IA. Ela também mostra que o encapsulamento avançado está se tornando parte da própria arquitetura de energia.

A próxima questão não é se caminhos mais curtos reduzem a resistência. A questão é se a ASE consegue transformar esse princípio em economias repetíveis dentro de sistemas comercializados.

Os compradores devem observar uma implantação identificada, medições comparáveis do sistema e volumes de produção qualificados. Até que esses sinais apareçam, o PowerSiP é uma arquitetura crível com retorno não verificado no nível do sistema.