Análise de wafers de DRAM da Kurnal Insights diz que memória agora vale mais que o silício N2 da TSMC

A Kurnal Insights afirma que a DRAM ultrapassou um limiar incomum: a memória avançada agora pode alcançar mais valor por milímetro quadrado do que o silício lógico N2 da TSMC. A análise de wafers de DRAM da Kurnal Insights atribui essa inversão aos preços recordes da memória, à oferta restrita e à demanda sustentada por infraestrutura de IA.

Essa conclusão soa como uma comparação de fabricação, mas é principalmente um sinal de mercado. A DRAM continua sendo menos complexa de fabricar do que um processador lógico de ponta. Os compradores simplesmente estão atribuindo valor extraordinário à capacidade de memória que os produtores conseguem extrair de cada wafer.

A distinção importa porque o cálculo original compara estimativas das cobranças da TSMC por wafer com o potencial valor de venda de dies de DRAM. Ele não comprova que a memória custa mais para fabricar. Mostra como a escassez alterou a receita associada a uma unidade de silício.

A comparação de wafers de DRAM inverte uma antiga premissa

O resultado surpreendente não é que a DRAM tenha se tornado mais difícil de fabricar do que a lógica, mas que a memória escassa possa gerar mais valor a partir da mesma área de silício.

A Kurnal Insights publicou sua comparação em 20 de setembro de 2026. A análise usou estimativas divulgadas das cobranças da TSMC por wafers N3 e N2 e, em seguida, dividiu esses valores pela área superficial de um wafer de 300 milímetros.

Ela abordou a DRAM por outra direção. O analista multiplicou um valor de venda presumido por gigabit pela densidade de bits de várias gerações de memória. A densidade de bits mede quanta capacidade de dados cabe em uma determinada área de die.

A comparação resultante colocou a DRAM da geração 1y mais antiga abaixo do N2 em uma base nominal por área. A DRAM 1z, mais densa, aproximou-se do N2, enquanto a DRAM 1b ficou decisivamente acima dele.

Segundo as premissas da Kurnal, a DRAM 1b produziu cerca de 54% mais valor potencial por milímetro quadrado do que a cifra nominal do N2. Ela superou a estimativa correspondente do N3 em aproximadamente 131%.

Esses percentuais capturam a verdadeira inversão do artigo. Processos lógicos de ponta historicamente representaram o bem imobiliário de fabricação mais valioso da indústria de semicondutores. Eles exigem equipamentos caros, padronização complexa e cooperação estreita entre projetistas de chips e foundries.

A memória usa um modelo de negócios diferente. Samsung, SK hynix e Micron geralmente projetam e fabricam sua própria DRAM e depois vendem chips ou produtos encapsulados em mercados altamente cíclicos. Seus retornos dependem fortemente de disciplina de capacidade, estoque, mix de produtos e demanda.

A comparação por área sugere que o ciclo atingiu um ponto excepcional. Os compradores atualmente valorizam os bits de DRAM disponíveis tão altamente que eles podem superar o valor nominal de uma fabricação lógica muito mais complicada.

Uma cotação spot contemporânea de DDR5 também ficou próxima do valor de DRAM presumido pela Kurnal. Quando essa cotação foi aplicada à densidade 1b, o resultado ficou a 3% do cálculo do analista.

Essa proximidade sustenta a aritmética, mas não todas as conclusões econômicas extraídas dela. As cotações spot representam componentes disponíveis imediatamente, muitas vezes negociados em quantidades limitadas. Elas não descrevem necessariamente os termos confidenciais de contrato que regem a maior parte das remessas.

Ainda assim, a comparação oferece aos leitores um retrato útil. Ela traduz uma complicada escassez de memória em uma unidade física comparável à lógica avançada: o valor produzido por um milímetro quadrado de área de wafer.

Esse retrato é especialmente marcante porque o processo N2 da TSMC entrou em fabricação em alto volume apenas no fim de 2025. Uma tecnologia de memória madura não está superando um nó lógico obsoleto. Ela está sendo comparada a uma das mais novas plataformas comerciais de fabricação do mundo.

A demanda por IA transformou a capacidade de memória no gargalo

Os sistemas de IA precisam de computação e memória juntas, mas a oferta limitada de memória agora determina quanto poder computacional útil muitos compradores conseguem implantar.

Aceleradores modernos de IA realizam enormes quantidades de operações matemáticas. Essas operações só permanecem produtivas quando os processadores recebem pesos de modelos, dados de treinamento e resultados intermediários com rapidez suficiente.

A memória de alta largura de banda, ou HBM, resolve esse problema ao empilhar dies de DRAM perto de um processador. Sua interface ampla movimenta muito mais dados por segundo do que módulos de memória convencionais.

A HBM não cria capacidade gratuita. Ela consome wafers de DRAM, recursos de encapsulamento avançado e atenção de fabricação que os fornecedores poderiam usar para produtos de servidor, PC ou dispositivos móveis.

Esse trade-off apertou o mercado mais amplo. Os produtores naturalmente direcionam capacidade para produtos com demanda mais forte e melhores retornos. Aceleradores de IA recebem prioridade, enquanto compradores de memória convencional disputam a produção restante.

A previsão para o terceiro trimestre da TrendForce descreveu a oferta de DRAM como extremamente restrita. Ela projetou que os preços de contrato da DRAM convencional subiriam mais 13% a 18% trimestre a trimestre durante o terceiro trimestre de 2026.

A mesma previsão afirmou que preços recordes de contratos estavam levando clientes de PCs e smartphones aos seus limites de acessibilidade. A fraca demanda do consumidor desacelerou o ritmo dos aumentos de preços, mas não resolveu a escassez subjacente.

Essa diferença é importante. Um aumento mais lento não significa automaticamente que a oferta alcançou a demanda. Os preços podem moderar porque os compradores adiam aquisições, reduzem especificações de produtos ou aceitam menores volumes de remessa.

A TrendForce também afirmou que os fornecedores continuaram realocando a produção para aplicações de servidores. Essa decisão reduziu a memória disponível para PCs mesmo com o enfraquecimento da demanda do consumidor.

Em 23 de setembro, o boletim de mercado de DRAM da empresa ainda descrevia o mercado como subabastecido. Ele citava a demanda de provedores de serviços em nuvem, a preferência dos fornecedores por HBM e DRAM para servidores, acordos de longo prazo e a capacidade atrasada de novas fábricas.

Essas evidências reforçam o argumento central por trás da análise de wafers de DRAM da Kurnal Insights. O resultado por área não é uma curiosidade matemática isolada. Ele reflete um mercado em que compradores competem por um conjunto limitado de bits utilizáveis.

A demanda por IA também vai além da HBM. Servidores de uso geral que apoiam inferência, orquestração, recuperação e preparação de dados exigem grandes bancos de DIMMs registrados, ou RDIMMs. Esses módulos usam DRAM convencional para servidores, em vez de HBM empilhada.

Cargas de trabalho de IA baseadas em agentes podem intensificar essa demanda. Um sistema corporativo pode executar modelos enquanto armazena contextos longos, mantém índices de recuperação e coordena vários processos. Essa atividade aumenta a pressão tanto sobre a memória dos aceleradores quanto sobre a memória do host.

A infraestrutura de armazenamento acrescenta outra camada. Data centers de IA precisam de unidades de estado sólido empresariais para dados de treinamento, checkpoints de modelos, logs e sistemas de recuperação. Essas unidades também podem exigir DRAM para controladores e gerenciamento de desempenho.

O resultado é uma cadeia de restrições interligadas. Mais aceleradores exigem mais HBM. Mais servidores de IA exigem mais RDIMMs. Pipelines de dados maiores exigem mais armazenamento empresarial. Os fornecedores precisam decidir quais mercados receberão wafers e recursos de encapsulamento limitados.

Para desenvolvedores, a lição prática é que a disponibilidade de aceleradores já não conta toda a história da capacidade. Um sistema pode ter ampla capacidade de processamento aritmético e ainda enfrentar limites de capacidade de memória, largura de banda ou prazos de aquisição.

Para compradores corporativos, a pressão aparece nas configurações de hardware e nos cronogramas de entrega. Os fornecedores podem elevar os preços dos sistemas, reduzir as alocações padrão de memória ou priorizar grandes clientes com compromissos de compra mais longos.

Para consumidores, as mesmas decisões de alocação podem aparecer nos preços de laptops e smartphones. A demanda por infraestrutura de IA não precisa mirar diretamente a DRAM para consumidores para afetá-la. Basta redirecionar capacidade de produção compartilhada suficiente.

O valor da memória está desafiando a economia da lógica de ponta

O mercado está recompensando a movimentação de dados disponível de forma tão intensa que a memória agora desafia o valor normalmente associado à computação avançada.

O processo N2 da TSMC usa transistores gate-all-around, uma estrutura mais nova projetada para melhorar o desempenho e a eficiência energética. O processo oferece suporte a processadores avançados para smartphones, computação de alto desempenho e IA.

Essa tecnologia exige investimentos substanciais de capital. A TSMC disse aos investidores que construir uma determinada quantidade de capacidade N2 custa consideravelmente mais do que construir a mesma capacidade mensal em N3.

A transcrição de resultados da empresa também afirmou que o N2 entrou em fabricação em alto volume durante o quarto trimestre de 2025. A TSMC esperava uma aceleração mais rápida da produção durante 2026.

Seus planos de investimento ilustram o custo dessa expansão. A TSMC esperava destinar 70% a 80% de seu orçamento de capital de 2026 para tecnologias de processo avançado. Outros 10% a 20% foram alocados a áreas que incluem encapsulamento avançado, testes e produção de máscaras.

Os clientes de lógica não pagam apenas pela área física de silício. O preço de um wafer processado reflete acesso a uma plataforma de fabricação, desenvolvimento de processos, propriedade intelectual, gestão de rendimento, suporte ao cliente e capacidade de foundry.

Os clientes de DRAM também compram mais do que área bruta. Eles pagam por capacidade de memória testada, velocidade, características de consumo de energia, confiabilidade, encapsulamento e disponibilidade. No entanto, a fórmula da Kurnal avalia a DRAM principalmente por meio de bits comercializáveis.

Isso cria o principal contraponto do artigo: complexidade de fabricação versus valor da escassez.

A lógica N2 vence claramente em complexidade de processo. Ela usa estruturas de transistores e etapas de fabricação mais sofisticadas do que a DRAM convencional. Também oferece suporte a chips cujos projetos podem custar enormes somas para desenvolver.

A DRAM atualmente vence o argumento da escassez sob as premissas baseadas em preços spot. O mercado precisa de mais bits de memória do que os fornecedores estão disponibilizando, especialmente nas categorias de IA e servidores.

Essa mudança altera o poder de negociação. Quando a memória era abundante, os compradores podiam tratá-la como um componente relativamente intercambiável. Os fornecedores enfrentavam pressão intensa durante as quedas de mercado porque estoques não vendidos pressionavam os preços para baixo.

Um mercado restrito inverte essa relação. Os compradores se importam menos com o custo teórico de produzir um bit e mais com a existência de oferta qualificada suficiente quando os sistemas precisam ser entregues.

A HBM reforça essa mudança porque não é apenas um chip commodity de DRAM mais rápido. Os fornecedores precisam empilhar dies, conectá-los por meio de vias verticais, integrar um die base e coordenar o encapsulamento avançado com fornecedores de aceleradores.

A produção de HBM4 da Samsung ilustra essa convergência. Sua HBM4 combina DRAM de sexta geração da classe de 10 nanômetros com um die lógico base de 4 nanômetros.

A Samsung iniciou remessas comerciais de HBM4 em fevereiro de 2026. A empresa afirmou que o produto sustenta uma taxa de transferência de 11,7 gigabits por segundo e pode alcançar 13 gigabits por segundo.

Essas são afirmações da empresa, e o desempenho específico para cada cliente depende da implementação. Ainda assim, o produto mostra por que a fronteira entre a economia da memória e da lógica está se tornando menos nítida.

Uma pilha HBM inclui DRAM de alta densidade, lógica, encapsulamento complexo, restrições térmicas e rigorosos processos de qualificação. Seu valor comercial vem do sistema como um todo, não de um único nó de fabricação.

A SK hynix tem buscado a mesma oportunidade. Sua perspectiva para o mercado de memória em 2026 descreveu uma transição de HBM3E para HBM4, enquanto a infraestrutura de IA continuava a se expandir.

A Micron também alertou investidores que as novas gerações de HBM consomem progressivamente mais capacidade de wafers em comparação com a DRAM convencional. O crescimento mais lento em bits decorrente das transições de processo aumenta ainda mais a pressão sobre a oferta.

Assim, os três principais fornecedores enfrentam a mesma questão de alocação. Eles podem dedicar capacidade a produtos voltados a sistemas de IA ou usá-la em mercados convencionais com preços mais fracos.

Suas decisões determinarão se a comparação atual persistirá. Se novas capacidades, melhores rendimentos e processos mais densos ampliarem a oferta de bits mais rapidamente que a demanda, o valor da DRAM por área deverá recuar.

Se a implantação de IA continuar absorvendo cada bit adicional, a memória poderá manter um poder de precificação excepcional, mesmo à medida que os fabricantes expandem a produção.

O que a análise de wafers de DRAM não comprova

A comparação principal é útil, mas não estabelece que a fabricação de DRAM literalmente custe mais do que produzir lógica N2 ou N3.

A primeira limitação envolve dois lados distintos de uma transação. Os números de lógica da Kurnal representam cobranças estimadas pelo processamento de wafers na TSMC. Os números de DRAM representam a receita estimada da capacidade de memória contida em uma área.

Uma cobrança de fabricação não é o mesmo que o valor final de venda de um produto. O wafer lógico ainda precisa ser cortado, testado, encapsulado e transformado em processadores acabados. Alguns produtos lógicos geram muito mais receita após essas etapas.

A segunda limitação é o rendimento. Nem todo milímetro quadrado de um wafer circular se transforma em um chip comercializável. As bordas do wafer não podem ser usadas com eficiência, e estruturas de teste ocupam parte da área.

Defeitos também tornam alguns dies inutilizáveis. Dies lógicos grandes e dies de memória menores podem apresentar comportamentos de rendimento diferentes, portanto dividir a cotação de um wafer pela área geométrica total simplifica excessivamente a economia utilizável.

A terceira limitação é o encapsulamento. Processadores avançados frequentemente exigem substratos caros, chiplets, interposers e sofisticados sistemas de resfriamento. Essas despesas ficam fora de uma comparação básica por área de wafer.

A HBM introduz seu próprio e substancial ônus de encapsulamento. Vários dies de DRAM precisam ser afinados, empilhados, conectados, testados e integrados ao lado de um processador. Um baixo rendimento em uma etapa pode afetar o valor de uma pilha inteira.

A quarta limitação é o uso de preços estimados da TSMC. Os contratos de foundry são confidenciais e variam conforme cliente, volume, projeto, opção de processo e relação comercial.

A TSMC afirmou que sua precificação continua estratégica. Essa declaração não revela quanto paga qualquer cliente individual de N2 ou N3.

A quinta limitação é o mercado spot de DRAM. As transações spot abrangem memória disponível imediatamente, vendida fora dos grandes contratos que regem boa parte do setor.

A TrendForce descreveu a atividade spot de DDR5 como limitada e esporádica. Uma cotação elevada em um mercado pouco líquido pode indicar escassez sem representar a receita média obtida nos envios da Samsung, SK hynix ou Micron.

Os preços contratados forneceriam uma comparação melhor. Eles capturariam os termos sob os quais grandes fornecedores de servidores, fabricantes de módulos e empresas de dispositivos compram a maior parte de sua memória.

Esses números permanecem em grande parte privados. Sem eles, nenhuma análise externa pode afirmar de forma conclusiva que os fabricantes de DRAM recebem mais receita por wafer do que a TSMC recebe por wafers lógicos de ponta.

Há também um problema de timing. Os valores spot de memória podem mudar rapidamente, enquanto contratos de foundry podem permanecer estáveis por períodos mais longos. Uma comparação feita em setembro descreve as condições de setembro, não uma hierarquia permanente.

Os mercados de memória têm uma longa história de ciclos acentuados. Escassez incentiva investimentos, acúmulo de estoque e expansão de capacidade. Quando a oferta finalmente supera a demanda, os preços podem cair rapidamente.

O ciclo atual tem características que podem prolongá-lo. Novas fabs levam anos para ser construídas, a HBM consome capacidade significativa de wafers e clientes de IA continuam fazendo grandes pedidos.

No entanto, os compradores têm limites. A TrendForce já observou menor tolerância dos consumidores, e alguns fabricantes de PCs e smartphones estão reduzindo a demanda em vez de absorver todos os aumentos.

Uma leitura equilibrada, portanto, mantém duas ideias em conjunto. A análise de wafers de DRAM da Kurnal Insights capta um sinal real de escassez, enquanto sua metodologia simplificada não pode comprovar uma comparação completa de custos ou rentabilidade.

Essa ressalva não torna o cálculo inútil. Ela define para que o cálculo realmente serve: medir o quanto o mercado de memória se afastou das premissas normais de commodities.

A pressão está migrando dos fabricantes de chips para os compradores de sistemas

A escassez de memória agora força operadores de nuvem, fabricantes de servidores, marcas de PCs e equipes de IA a reformular planos de compra em torno da capacidade, e não apenas da computação.

Os provedores de nuvem são a fonte mais visível de pressão. Seus clusters de IA exigem enormes quantidades de HBM, DRAM para servidores e armazenamento, frequentemente entregues conforme planos de implantação cuidadosamente programados.

Essas empresas podem usar acordos de longo prazo para garantir o fornecimento. Essa abordagem melhora a disponibilidade, mas também retira memória do volume disponível para clientes menores ou mais sensíveis a preços.

Os fabricantes de servidores enfrentam um problema relacionado. Uma plataforma não pode ser enviada com sua especificação pretendida se RDIMMs qualificados continuarem indisponíveis. Substituir por outro fornecedor ou densidade pode exigir trabalho de validação e firmware.

Os fornecedores de aceleradores de IA precisam de uma coordenação ainda mais profunda. As pilhas HBM precisam atender requisitos de largura de banda, térmica, energia, encapsulamento e confiabilidade. O fornecimento qualificado não pode ser substituído tão casualmente quanto um periférico padrão.

Isso dá poder de negociação aos fornecedores de memória, mas também cria risco de execução. Expandir a produção devagar demais pode limitar os clientes. Expandir de forma agressiva demais pode deixar instalações caras subutilizadas se a demanda mudar.

Os fabricantes de PCs têm menos formas de absorver a pressão. Eles podem elevar os preços de varejo, instalar menos memória, mudar o mix de produtos ou aceitar margens menores.

A TrendForce esperava que custos mais altos de componentes chegassem aos preços de notebooks e pesassem sobre os envios de 2026. Os fornecedores de smartphones enfrentaram escolha semelhante, à medida que custos elevados de LPDRAM encontravam uma demanda mais fraca dos consumidores.

Para equipes de software, o efeito aparece de forma menos direta. Instâncias de nuvem com grandes pools de memória podem se tornar mais difíceis de reservar ou menos atraentes economicamente. As organizações podem precisar reduzir a pegada dos modelos ou administrar o estado de inferência com mais cuidado.

Essa resposta torna a eficiência de memória mais valiosa. Técnicas como quantização, modelos menores, recuperação, gestão de contexto e otimização de cache podem reduzir a memória necessária para cada carga de trabalho.

Essas técnicas não eliminam a demanda por infraestrutura. A eficiência frequentemente torna mais aplicações economicamente viáveis, o que pode aumentar o uso total. Ainda assim, ela ajuda equipes individuais a operar dentro de alocações restritas.

Os compradores corporativos também devem distinguir entre HBM e memória comum de servidor. Ambas sustentam a IA, mas resolvem problemas diferentes.

A HBM fica próxima aos aceleradores e alimenta a computação com largura de banda muito alta. RDIMMs fornecem grandes pools de memória de host para processadores, serviços de dados, pipelines de recuperação e estado de aplicações.

Um gargalo em qualquer uma das categorias pode atrasar a implantação. Comprar mais aceleradores não resolverá uma escassez de memória de host, assim como adicionar RDIMMs não pode substituir largura de banda HBM insuficiente.

A comparação por área torna essa dependência visível. O silício de computação atrai atenção porque o desempenho dos aceleradores é fácil de promover e medir. A memória determina se essa computação consegue permanecer ocupada.

A movimentação de dados também molda o uso de energia. Buscar informações em armazenamento distante ou através de interfaces restritas consome tempo e energia. Manter os dados relevantes próximos aos processadores pode melhorar a utilização, mas exige capacidade de memória mais valiosa.

As consequências vão além dos data centers. A capacidade redirecionada para produtos de IA pode apertar a oferta para equipamentos industriais, hardware de rede, veículos e eletrônicos de consumo.

Nem todos os segmentos enfrentam a mesma escassez ao mesmo tempo. Os fornecedores podem ajustar os mixes de produtos, enquanto a demanda muda entre regiões e categorias de dispositivos.

Ainda assim, a fonte comum de pressão permanece clara. A infraestrutura de IA está disposta a pagar por desempenho, capacidade e certeza de entrega. Essa disposição desvia recursos de fabricação de compradores com menor poder de precificação.

Três sinais mostrarão se a DRAM permanecerá acima da lógica

Os preços contratados, o consumo de capacidade por HBM e a nova produção de wafers determinarão se a reversão durará além desta escassez.

O primeiro sinal é a diferença entre os preços spot e contratados de DRAM. Os preços spot criaram o resultado dramático por área, mas os contratos representam a maioria das transações de grande volume.

Uma redução dessa diferença em níveis elevados fortaleceria a tese de que o novo valor da memória é amplo e duradouro. Uma forte queda no mercado spot a enfraqueceria, especialmente se os aumentos contratuais também desacelerarem.

Observadores do mercado devem se concentrar nas tendências reportadas de contratos, em vez de anúncios isolados no varejo. Também devem separar DRAM para PCs, DRAM para servidores, LPDRAM, memória gráfica e HBM.

O segundo sinal é o peso sobre a capacidade de wafers causado por HBM4 e HBM4E. Cada geração visa fornecer mais largura de banda e capacidade, mas projetos cada vez mais exigentes podem consumir mais recursos de fabricação.

Samsung e SK hynix enviaram amostras de HBM4E durante 2026, enquanto fornecedores de aceleradores preparavam suas próximas plataformas. Os resultados de qualificação e os rendimentos de produção determinarão quanta capacidade de DRAM convencional continuará disponível.

Se a produção de HBM se expandir sem apertar ainda mais as outras categorias, os fornecedores terão melhorado a produtividade o suficiente para aliviar a escassez. Se a memória para servidores e PCs continuar restrita, a alocação para IA ainda estará dominando o mercado.

O terceiro sinal é a produção efetiva de fabs novas ou ampliadas. O investimento anunciado não cria imediatamente memória comercializável. Construção, instalação de equipamentos, qualificação de processos e melhoria de rendimento levam tempo.

A Micron esperava a produção inicial de wafers de sua primeira instalação em Idaho em meados de 2027. Samsung e SK hynix também estão expandindo a infraestrutura de fabricação e encapsulamento.

Esses projetos importam, mas a oferta no curto prazo depende mais de salas limpas existentes, transições de processo, rendimentos e alocação de produtos. Os próximos trimestres mostrarão se melhorias operacionais podem adicionar bits suficientes antes da chegada de uma grande capacidade nova.

Os compradores também devem acompanhar o comportamento dos estoques. O acúmulo de estoque pode amplificar uma escassez, porque os clientes fazem pedidos defensivamente, temendo indisponibilidade futura. A queda dos estoques pode revelar se a demanda final permanece forte após essas compras.

A análise de wafers de DRAM da Kurnal Insights será validada se os valores contratados permanecerem elevados enquanto a HBM consumir uma parcela crescente da capacidade restrita. Ela parecerá mais um pico temporário se os preços spot caírem com a chegada de nova produção.

Qualquer que seja o resultado, permanece uma lição importante. A infraestrutura de IA não é construída apenas com chips de computação. Sua economia depende de memória, encapsulamento, energia, redes e armazenamento avançarem juntos.

Para desenvolvedores e líderes de tecnologia empresarial, a próxima ação é prática: medir os requisitos de memória com o mesmo cuidado dedicado aos requisitos de computação. Acompanhe o tamanho dos modelos, o crescimento do contexto, o uso de cache, as necessidades de memória de host e a disponibilidade de implantação antes de assumir compromissos com planos de hardware.

A pergunta mais reveladora para o próximo trimestre não é se a demanda por IA continuará elevada. É se os fornecedores conseguem produzir memória qualificada suficiente para impedir que a escassez atribua à DRAM mais valor por área do que ao mais novo silício lógico da indústria.