Dúvidas sobre a substituição de HBM por CXL na OpenAI expõem o verdadeiro trade-off da memória para IA
A OpenAI teria rejeitado a tese de que o CXL pode substituir a HBM, apesar da crescente pressão para reduzir o custo e a escassez da memória de alta largura de banda. Um pesquisador da OpenAI especializado em aceleradores afirmou não ter encontrado um caso de uso convincente para CXL na execução de modelos de IA. Separadamente, uma executiva de arquitetura da Intel argumentou que o CXL funciona melhor como complemento de armazenamento do que como substituto da HBM.
Esses comentários desafiam uma ideia tentadora para compradores de infraestrutura de IA. O Compute Express Link, ou CXL, permite que processadores acessem memória adicional por meio de uma interconexão coerente. Ele promete maior capacidade, pools compartilhados e alocação de recursos mais flexível. No entanto, essa flexibilidade não elimina as exigências de largura de banda da execução ativa de modelos.
A história mais profunda não é que o CXL fracassou. É que CXL e HBM resolvem partes diferentes do problema de memória. A HBM mantém dados acessados com frequência próximos a um acelerador, com largura de banda muito alta. O CXL pode ampliar a capacidade e deslocar dados menos utilizados para uma camada mais barata.
Essa distinção pressiona fornecedores de memória, projetistas de aceleradores e operadores de nuvem a construir hierarquias mais inteligentes. A disputa central, portanto, não é CXL versus HBM como produtos intercambiáveis. Trata-se da economia de substituição versus os requisitos físicos para mover dados com rapidez suficiente para manter processadores de IA caros em operação.
As alegações de substituição de HBM por CXL na OpenAI enfrentam um teste de largura de banda
Os comentários relatados da OpenAI e da Intel restringem o papel do CXL sem tornar a tecnologia irrelevante.
As declarações foram feitas durante um painel da AI Infrastructure Summit, em 16 de setembro de 2026, em Santa Clara, Califórnia. A Financial News informou que Daniel Morris, pesquisador da OpenAI que trabalha no projeto de aceleradores, questionou a utilidade do CXL para a execução efetiva de modelos.
“Do ponto de vista de realmente executar modelos de IA, não consigo encontrar um uso para CXL”, teria dito Morris. Ele identificou uma possível função: armazenar informações inativas que modelos grandes raramente acessam.
Vidhya Thyagarajan, chefe de arquitetura de system-on-chip da Intel, teria apresentado uma distinção semelhante. O agrupamento de memória por meio do CXL pode ser útil, afirmou ela, mas não substitui a HBM. Ela caracterizou o CXL como complemento ao armazenamento secundário.
A parte mais importante da posição atribuída à Intel dizia respeito à movimentação de dados. Segundo a cobertura do painel, traduzida, informações que trafegam entre uma GPU e memória conectada por CXL não são “de forma alguma tão rápidas quanto a HBM”.
Os comentários exigem atribuição cuidadosa. Eles foram reportados por publicações coreanas e resumidos pela TrendForce, em vez de publicados como declarações formais de política da OpenAI ou da Intel. O artigo disponível em inglês da Financial News também se identifica como uma tradução assistida por IA.
Nenhuma das empresas publicou um benchmark que acompanhasse as declarações. A OpenAI não divulgou um artigo técnico público que prove que o CXL não possui cargas de trabalho úteis para execução de modelos. A Intel também continua sendo uma participante importante do ecossistema mais amplo de CXL.
Os comentários ainda importam porque vieram de especialistas responsáveis pela arquitetura de aceleradores e sistemas. Sua distinção reflete uma restrição básica. Capacidade e largura de banda estão relacionadas, mas não são substitutas.
A HBM posiciona DRAM empilhada próxima a um processador usando uma interface ampla. Esse projeto sustenta a movimentação contínua de dados exigida por aceleradores altamente paralelos. O CXL conecta memória e dispositivos por links baseados na tecnologia PCI Express, priorizando acesso coerente e componibilidade.
O CXL pode tornar um pool de memória maior visível aos processadores. Não pode fazer automaticamente cada byte desse pool se comportar como HBM local. Distância, largura do link, comutação, sobrecarga de protocolo e contenção continuam moldando o desempenho efetivo.
Essa é a tensão criada pelas declarações reportadas. O setor busca alívio da HBM cara, mas as cargas de trabalho que geram essa demanda continuam sensíveis ao throughput de memória.
O argumento de substituição de HBM por CXL falha, portanto, quando pressupõe desempenho igual em localizações de memória desiguais. Um argumento mais crível começa decidindo quais dados precisam permanecer próximos e quais podem ser movidos para mais longe.
Por que os aceleradores de IA ainda dependem de HBM
A HBM continua difícil de substituir porque os processadores de IA precisam de acesso rápido e repetido a grandes conjuntos de dados de trabalho.
Aceleradores modernos executam muitas operações matemáticas em paralelo. Essas unidades de computação precisam de um fluxo constante de pesos de modelo, ativações e outros dados intermediários. Se a memória não consegue fornecer informações com rapidez suficiente, partes do processador aguardam em vez de calcular.
Essa condição é comumente chamada de pressão de largura de banda da memória. Adicionar mais unidades aritméticas não a resolve. O sistema precisa disponibilizar largura de banda utilizável suficiente para manter essas unidades ocupadas.
O treinamento impõe tráfego especialmente exigente à memória. Grandes grupos de aceleradores trocam repetidamente parâmetros e resultados intermediários. A proximidade física e a interface ampla da HBM a tornam adequada a esse fluxo sustentado.
A inferência possui padrões diferentes, mas não tornou a largura de banda irrelevante. Um modelo implantado ainda precisa acessar pesos. A geração de cada token pode exigir a leitura de quantidades substanciais de dados do modelo, especialmente ao atender lotes menores de solicitações.
Cargas de trabalho de contexto longo e agentes criam outro problema de memória. Elas acumulam caches de chave-valor, que preservam informações de atenção de tokens anteriores. Esses caches podem se tornar grandes o suficiente para pressionar a capacidade disponível ao lado de um acelerador.
O CXL atende a essa pressão de capacidade de forma mais natural do que ao requisito de largura de banda. Ele pode disponibilizar memória adicional e apoiar o compartilhamento entre hosts ou dispositivos. No entanto, mover um cache usado ativamente por um link mais estreito pode introduzir um novo gargalo.
A visão geral oficial do CXL descreve três protocolos relacionados. CXL.io lida com descoberta e gerenciamento de dispositivos. CXL.cache oferece acesso coerente à memória do processador. CXL.mem permite que um host acesse memória conectada a um dispositivo CXL.
Essas capacidades apoiam expansão, agrupamento e compartilhamento de memória. Elas podem reduzir a capacidade ociosa, situação em que um servidor não tem memória enquanto outro possui recursos não utilizados. Também podem ajudar operadores a configurar a infraestrutura em torno de requisitos de carga de trabalho em mudança.
Essa flexibilidade operacional é valiosa. Ainda assim, ela responde a uma pergunta diferente da HBM. O CXL pergunta como mais memória pode se tornar acessível. A HBM pergunta como dados suficientes podem chegar a um processador a cada segundo.
O CXL 4.0 melhora essa resposta. A especificação dobra a taxa de sinalização de 64 para 128 gigatransferências por segundo e introduz portas agrupadas. O agrupamento pode combinar portas de dispositivos para aumentar a largura de banda da conexão.
O CXL Consortium também afirma que o padrão mais recente não adiciona latência de protocolo enquanto aumenta a taxa de sinalização. Essa afirmação não significa que a memória CXL remota tenha as mesmas características de ponta a ponta que a HBM ao lado de um acelerador.
O desempenho real inclui o dispositivo de memória, controladores, switches, topologia, posicionamento por software e o padrão de acesso da carga de trabalho. Um padrão mais rápido pode melhorar o link sem eliminar todas as diferenças no sistema.
A especificação do CXL 4.0 enfraquece, portanto, uma crítica, mas não apaga a distinção arquitetural. A largura de banda do CXL está melhorando, enquanto a HBM continua ocupando a camada de mais alto desempenho.
Isso explica por que o ceticismo relatado da OpenAI importa. A OpenAI está projetando infraestrutura para cargas de trabalho nas quais a utilização dos aceleradores afeta diretamente a capacidade de serviço e a eficiência operacional. A movimentação lenta de dados se torna cara quando deixa processadores avançados ociosos.
A visão atribuída à Intel tem um significado diferente. A Intel ajudou a estabelecer o CXL e continua apoiando produtos e demonstrações em torno do padrão. Uma avaliação restrita vinda de uma arquiteta da Intel, portanto, não representa uma rejeição do próprio CXL.
Em vez disso, sugere que até mesmo uma grande defensora do CXL vê limites na narrativa de substituição. A Intel pode apoiar a memória CXL enquanto reconhece que a memória local de alta largura de banda cumpre outra função.
A verdadeira disputa é substituição versus hierarquização
O CXL se torna mais convincente quando é tratado como outra camada de memória, e não como uma HBM mais lenta.
Uma arquitetura em camadas posiciona os dados de acordo com sua frequência de acesso e seus requisitos de desempenho. Informações usadas com frequência permanecem em memória rápida e escassa. Informações menos ativas passam para uma capacidade maior e mais barata.
Os processadores dependem desse princípio há décadas. Registradores, caches, memória principal e armazenamento equilibram velocidade e capacidade. Os sistemas de IA agora estendem essa hierarquia entre aceleradores, memória de host, memória compartilhada e armazenamento flash.
A narrativa de substituição comprime essas camadas em uma comparação enganosa. Ela pergunta se o CXL pode remover a HBM de um servidor de IA. A pergunta mais útil é quais dados precisam permanecer em HBM em cada estágio de uma carga de trabalho.
A posição relatada da OpenAI deixa espaço para o armazenamento de dados pouco acessados. Informações que um modelo raramente precisa não justificam sempre residir em HBM escassa. O CXL poderia manter essas informações acessíveis sem colocá-las em armazenamento de estado sólido.
O desafio é a previsão. Um sistema precisa saber quais informações se tornarão ativas antes que um acelerador as solicite. Uma transferência tardia pode interromper a geração e eliminar o benefício econômico de usar uma camada mais barata.
É aqui que o software consciente da carga de trabalho se torna central. Posicionamento de dados, pré-busca, remoção de cache e agendamento determinam se o CXL amplia a capacidade útil ou apenas adiciona latência.
Pesquisadores da SK hynix apresentaram uma tentativa concreta em junho de 2026. Sua arquitetura Inference Tiered Memory Expansion posiciona a memória híbrida CXL entre a memória de host e o armazenamento flash.
O projeto é voltado à infraestrutura de contexto compartilhado para inferência de contexto longo. Ele utiliza módulos de memória CXL de nível de produção, unidades de estado sólido PCIe Gen5 e um protótipo FPGA. Os pesquisadores se concentraram em pesos de modelo e caches de prefixo com padrões de acesso previsíveis.
A pesquisa ITME relatou uma melhoria de throughput de até 35,7% em relação ao offloading convencional para CPU. O sistema usou memória CXL como uma camada intermediária endereçável por byte e moveu proativamente informações do armazenamento.
Esse resultado não contradiz as dúvidas relatadas da OpenAI sobre a substituição de HBM por CXL. O ITME não apresenta o CXL como uma substituição direta da HBM local. Ele atribui ao CXL um papel distinto entre a memória mais rápida e o armazenamento mais lento.
O experimento também visa capacidade além dos limites da memória de host. Seu valor vem de evitar acesso mais lento ao armazenamento e simplificar a expansão remota, não de igualar a largura de banda da HBM durante cada operação do modelo.
Essa diferença é importante para interpretar alegações de fornecedores. Um benchmark pode mostrar que o CXL melhora um sistema em comparação com uma linha de base baseada em SSD. Isso não mostra necessariamente que o CXL iguala uma configuração somente com HBM.
O CXL pode proporcionar ganhos mensuráveis quando a comparação reflete sua camada pretendida. Pesquisadores que utilizaram módulos CXL da Micron com processadores Intel Xeon 6 relataram outro exemplo em 2024.
A configuração combinou oito dispositivos CXL com doze canais DDR5. O software intercalou páginas entre os dois tipos de memória. Os pesquisadores relataram largura de banda de leitura 24% maior e largura de banda mista de leitura e gravação até 39% maior.
Em cargas de trabalho testadas de computação de alto desempenho e IA, a melhoria geométrica média de desempenho foi de 24%. Novamente, o resultado mediu CXL como um complemento a um sistema de memória de CPU, não como substituto de HBM para GPUs.
Esses estudos sustentam uma proposta de CXL mais restrita, porém prática. O CXL pode expandir a capacidade, melhorar a largura de banda agregada da memória da CPU e reduzir a dependência de armazenamento mais lento. Também pode oferecer suporte a camadas de contexto compartilhado quando os padrões de acesso permitem pré-busca.
Nenhum desses benefícios exige que o CXL supere o HBM. Eles exigem que os arquitetos de sistemas o posicionem onde latência e largura de banda continuem aceitáveis.
Samsung e SK Hynix enfrentam pressão de ambos os lados
Os fornecedores de memória precisam proteger as margens de HBM e, ao mesmo tempo, provar que os produtos CXL agregam valor ao lado de sua memória principal.
Samsung Electronics e SK hynix ocupam posições fortes na cadeia de fornecimento de HBM. A demanda contínua por aceleradores dá às duas empresas um motivo para investir em gerações de HBM com maior capacidade e velocidade.
Os comentários relatados de OpenAI e Intel reforçam esse mercado. Se o CXL não puder assumir a memória ativa dos modelos, os fornecedores de aceleradores continuarão dependendo de HBM para dados críticos ao desempenho.
No entanto, um papel estável para HBM não gera um mercado estático. A inferência de IA está criando demanda por sistemas de memória mais variados. Capacidade, latência, energia, largura de banda e custo diferem entre treinamento, inferência interativa, processamento em lote e armazenamento de contexto.
Samsung e SK hynix, portanto, têm incentivos para vender produtos em vários níveis. Elas podem fornecer HBM próximo aos aceleradores enquanto desenvolvem módulos de memória CXL para expansão e compartilhamento.
Essa estratégia também as protege se os gastos com infraestrutura mudarem. Clientes que buscam custos menores podem reduzir o HBM por sistema sem eliminá-lo. Os fornecedores de memória ainda podem participar por meio de DRAM conectada por CXL e outros níveis.
A pesquisa do ITME ilustra essa possibilidade. A SK hynix não posicionou a memória híbrida CXL como um substituto direto do HBM. Sua arquitetura inseriu outra camada em uma hierarquia de HBM, DDR, memória CXL e SSD.
Essa abordagem transforma a concorrência aparente em expansão de portfólio. Mais níveis criam mais decisões de posicionamento, mas também criam produtos adicionais e requisitos de software.
Os provedores de nuvem enfrentam uma pressão relacionada. Aceleradores ricos em HBM só são valiosos quando os clientes os utilizam com eficiência. Capacidade reservada, memória ociosa e configurações superdimensionadas podem elevar o custo efetivo da inferência.
O pooling de CXL oferece uma possível forma de alocar parte da memória com mais flexibilidade. Um pool compartilhado pode reduzir a capacidade ociosa quando as cargas de trabalho têm picos distintos. O benefício depende de topologia, isolamento, suporte de software e qualidade de serviço previsível.
Os projetistas de aceleradores enfrentam a troca mais difícil. Eles precisam decidir quanta memória local incluir em cada chip. Memória de menos limita modelos e contexto. Memória demais aumenta a complexidade do encapsulamento e aloca capacidade escassa mesmo quando as cargas de trabalho não a utilizam.
Um projeto em camadas confiável poderia permitir que fabricantes de aceleradores provisionassem HBM para dados ativos e movessem informações menos acessadas para outros locais. No entanto, o hardware precisa de largura de banda de link suficiente, e o software precisa mover os dados antes que eles se tornem urgentes.
Nvidia, AMD, Google, Intel e equipes de aceleradores personalizados estão explorando diferentes equilíbrios entre memória local, rede e sistemas scale-out. Suas arquiteturas não devem ser comparadas apenas pela capacidade.
Um servidor que oferece mais memória total ainda pode entregar pior desempenho de aplicação. A taxa de transferência efetiva depende da frequência com que os processadores acessam cada nível e de as transferências se sobreporem a computação útil.
É por isso que a adoção de CXL não produzirá um resultado universal. Cargas de trabalho de bancos de dados, análises baseadas em CPU, serviço de modelos, treinamento e sistemas de recuperação têm padrões de acesso diferentes. A melhor hierarquia para uma carga de trabalho pode prejudicar outra.
O sucesso mais amplo do CXL pode, portanto, ocorrer sem um número dramático de substituição de HBM. A adoção pode aparecer por meio de módulos de expansão de memória, servidores componíveis, armazenamentos de contexto e infraestrutura com menos tráfego de armazenamento.
Esse resultado decepcionaria quem espera um concorrente direto do HBM. Ainda assim, representaria uma mudança importante na forma como os servidores de IA alocam memória.
O veredito relatado tem limites importantes
Dois comentários em um painel não podem decidir o futuro do CXL porque padrões, produtos e cargas de trabalho de IA ainda estão mudando.
A primeira limitação é probatória. As declarações mais fortes vêm de reportagens sobre um painel de conferência. Nenhuma gravação, transcrição, pacote de benchmarks ou publicação correspondente da OpenAI estava disponível na cobertura citada.
Os leitores não devem interpretar os comentários como prova de que toda carga de trabalho da OpenAI rejeita CXL. Morris teria descrito dificuldade em encontrar um uso prático para a execução de modelos, mas os limites dessa avaliação continuam pouco claros.
A declaração pode se referir aos atuais projetos de aceleradores, ao software atual ou a uma classe específica de modelos. Pode não abranger armazenamento de contexto, pré-processamento, recuperação, checkpointing ou futuros sistemas desagregados.
A posição da Intel também exige contexto. A empresa apoia o desenvolvimento de CXL e demonstra modos de memória para processadores Xeon. Sua crítica relatada diz respeito à substituição do HBM, não à utilidade da expansão de memória coerente.
A segunda limitação é o progresso técnico. O CXL 4.0 dobra a taxa de sinalização do padrão e oferece suporte a portas agrupadas. Produtos que implementam esses recursos ainda precisam de validação em cargas de trabalho reais.
A largura de banda da especificação não é a largura de banda da aplicação. Engenheiros precisam medir throughput entregue, distribuições de latência, contenção, consumo de energia e desempenho durante falhas.
A terceira limitação envolve software. O escalonamento de memória só funciona bem quando o sistema posiciona dados de forma inteligente. Uma política ruim pode mover dados quentes para um nível lento ou desperdiçar largura de banda transferindo informações que não serão usadas.
A inferência com contexto longo pode tornar esse problema mais administrável em alguns casos. Caches de prefixo e pesos de modelos podem ter padrões de acesso previsíveis. Essa previsibilidade cria oportunidades para pré-busca e reutilização.
Outras cargas de trabalho continuam menos tolerantes. Acesso irregular, solicitações que mudam rapidamente ou requisitos estritos de latência podem dificultar o uso de memória remota. O throughput médio também pode ocultar graves problemas de latência de cauda.
A quarta limitação é a linha de base escolhida para cada alegação. O CXL frequentemente compete com acesso a DDR do host ou SSD, em vez de HBM. Um resultado positivo contra armazenamento não estabelece equivalência com a memória local do acelerador.
O erro oposto também é possível. Mostrar que CXL não consegue igualar HBM não prova que ele não tenha valor econômico. Um nível inferior só precisa superar a alternativa disponível naquele nível.
Uma avaliação útil precisa, portanto, definir os dados, a carga de trabalho e a linha de base. Ela deve identificar quais informações residem no HBM, quais passam pelo CXL e com que frequência as transferências atrasam a computação.
A energia merece escrutínio semelhante. Mover dados por um sistema consome energia. Pools de memória maiores podem reduzir operações de armazenamento caras, mas a comutação e o transporte também impõem custos.
Confiabilidade e isolamento importam quando a memória se torna compartilhada. Operadores precisam de tratamento previsível de falhas, controle de acesso, criptografia, observabilidade e garantias de serviço. Esses requisitos operacionais podem atrasar a adoção depois que o hardware se torna disponível.
O CXL Consortium descreve melhorias de confiabilidade, disponibilidade e capacidade de manutenção na versão 4.0. Esses recursos fortalecem o argumento de infraestrutura, mas evidências de produção continuam mais importantes do que a linguagem da especificação.
A conclusão correta é, portanto, mais restrita do que a alegação da manchete. As evidências disponíveis sustentam ceticismo sobre a substituição direta de HBM por CXL. Elas não justificam declarar o CXL irrelevante para a infraestrutura de IA.
Três sinais mostrarão onde o CXL se encaixa em seguida
A próxima fase será decidida por medições de produção, integração com aceleradores e evidências de que o escalonamento reduz os custos totais de inferência.
O primeiro sinal são evidências de implantação de hyperscalers e desenvolvedores de modelos. OpenAI, Microsoft, Google, Meta, Amazon e outros operadores podem testar arquiteturas de memória em uma escala indisponível para a maioria dos pesquisadores.
As divulgações importantes separarão ganhos de capacidade do desempenho das aplicações. Resultados úteis devem informar throughput de modelos, latência, utilização de aceleradores e a parcela de solicitações que acessa memória CXL.
Uma implantação em produção para contexto compartilhado ou pesos pouco acessados fortaleceria a tese de escalonamento. A incapacidade de ir além de funções semelhantes a armazenamento reforçaria a avaliação relatada da OpenAI.
O segundo sinal é o hardware que implementa a largura de banda do CXL 4.0 e portas agrupadas. O consórcio lançou o CXL 4.0 em novembro de 2025, mas as especificações antecedem plataformas amplamente disponíveis.
Os próximos sistemas precisam demonstrar quanta largura de banda de link chega às aplicações. Os fornecedores também precisam mostrar que a comutação e as configurações com múltiplos dispositivos preservam uma latência previsível sob carga.
Resultados fortes enfraqueceriam a ideia de que o CXL está limitado ao armazenamento frio. Eles não estabeleceriam automaticamente a substituição de HBM, já que o HBM avançará no mesmo período.
O terceiro sinal é a validação independente de arquiteturas como a do ITME. A melhoria de throughput relatada de 35,7% é promissora, mas vem de um protótipo e uma linha de base específicos.
Equipes independentes devem testar modelos diferentes, comprimentos de contexto, padrões de solicitação e configurações de armazenamento. Também devem medir latência de cauda, energia, sobrecarga de software e comportamento de recuperação.
Ganhos replicados mostrariam que o CXL ocupa um nível intermediário útil para inferência. Resultados ruins fora de cargas de trabalho previsíveis limitariam a arquitetura a implantações especializadas.
Esses sinais também esclarecerão quem enfrenta a maior pressão. Fornecedores de HBM enfrentam menor risco imediato de substituição se a largura de banda local continuar essencial. Ainda assim, eles precisam de produtos para cada camada criada pela inferência.
Os fornecedores de CXL precisam parar de comercializar capacidade como se ela garantisse desempenho. Seu argumento mais forte virá de sistemas completos que posicionam dados de acordo com padrões de acesso mensuráveis.
Compradores de infraestrutura de IA devem perguntar onde os dados ficam durante cada fase do modelo. Também devem perguntar o que acontece quando um objeto supostamente pouco acessado de repente se torna quente.
O debate sobre a substituição de HBM por CXL na OpenAI, em última análise, expõe uma correção útil. A arquitetura de memória não é uma disputa em que um componente elimina todos os outros. É um problema de alocação moldado por distância, largura de banda, capacidade e software.
Equipes que avaliam essas alegações devem preservar detalhes de benchmarks, pressupostos de carga de trabalho e decisões de arquitetura em uma base de conhecimento de engenharia pesquisável. A próxima demonstração de fornecedor deve ser comparada com esses pressupostos, não com um slogan simplificado de substituição.
Acompanhe as primeiras implantações independentes de CXL 4.0, sistemas de memória de contexto em produção e dados de custo no nível da carga de trabalho. Esses resultados revelarão se o CXL se torna um nível essencial de memória para IA ou permanece um caminho especializado de expansão.
