SK hynix 3D FeNAND Transforma NAND em um Mecanismo de Computação para IA, mas o Teste de Hardware Vem a Seguir

A SK hynix detalhou um projeto de 3D FeNAND que leva a NAND além do armazenamento, registrando um desempenho computacional de até 16 vezes maior do que arrays 2D convencionais. A empresa também informa eficiência energética até 4.950 vezes superior nas condições avaliadas. Esses números tornam a 3D FeNAND da SK hynix uma resposta incomumente ambiciosa ao problema de movimentação de dados em IA.

A pesquisa não transforma uma unidade de estado sólido comum em substituta de uma GPU. Ela propõe uma arquitetura analógica de computação na memória, ou A-CiM, que realiza operações matemáticas selecionadas no local onde os pesos do modelo são armazenados. Esse projeto reduz transferências repetidas entre a memória e o hardware de processamento separado.

A disputa central é, portanto, arquitetural, e não apenas comercial. Sistemas convencionais de IA separam armazenamento, memória e processadores, enquanto a SK hynix pretende usar uma única estrutura de memória de alta densidade para armazenar pesos e processá-los. Os resultados apresentados no IEEE International Electron Devices Meeting de 2025 mostram por que a ideia merece atenção. Eles ainda não determinam se ela pode se tornar hardware de IA confiável e fabricável.

SK hynix 3D FeNAND Combina Três Otimizações Antes Separadas

A mudança importante não é uma única célula de memória aprimorada, mas uma arquitetura que coordena a célula, seus circuitos de suporte e o mapeamento da carga de trabalho.

A SK hynix apresentou o trabalho em um artigo intitulado “Co-Optimizing Cell, Non-Cell, and Page Schemes for Energy Efficient Analog Computing in 3D FeNAND.” O artigo foi apresentado na IEDM 2025, realizada em dezembro de 2025. A SK hynix publicou um relato público detalhado em 14 de outubro de 2026.

A pesquisa sobre 3D FeNAND da empresa descreve três áreas interligadas de otimização. O esquema de célula controla como as células de memória representam valores analógicos. O esquema não relacionado à célula aborda linhas de palavra e outras estruturas que selecionam e operam essas células. O esquema de página controla como os dados e cálculos da rede neural são organizados.

Essa distinção é importante porque a computação analógica exige mais do que armazenar um zero ou um. Uma célula precisa representar vários níveis de condutância ou corrente com separação suficiente para codificar pesos úteis. Esses níveis precisam continuar legíveis apesar da resistência, da variação elétrica e das interações em uma cadeia NAND vertical.

A SK hynix afirma ter ajustado o algoritmo de gravação com modulação do número de pulsos. Esse método ajusta uma célula por meio de uma série controlada de pulsos elétricos. O objetivo é produzir mais níveis utilizáveis em condições de baixa corrente, nas quais perdas de tensão ao longo de uma longa cadeia NAND se tornam importantes.

A segunda mudança mira as transições das linhas de palavra. Uma linha de palavra conduz a tensão usada para selecionar e controlar células. Alternar repetidamente essas linhas consome energia, mesmo quando as próprias células de memória operam com eficiência.

Os pesquisadores propuseram um método de ativação de linha de palavra dupla. Ele reduz o número de transições necessárias enquanto os dados passam pelo array. Essa otimização não relacionada à célula ataca a sobrecarga fora do elemento de armazenamento, uma área que benchmarks idealizados de memória podem ocultar.

A terceira mudança reorganiza a computação por meio de pipeline dentro da página e divisão de páginas. O pipeline dentro da página mapeia várias camadas de redes neurais e operações duplicadas em uma página. A divisão de páginas seleciona unidades operacionais menores quando uma página completa desperdiçaria trabalho.

Segundo o resumo técnico da empresa, o projeto combinado entregou 20,4 vezes mais TOPS do que sua arquitetura 3D FeNAND anterior. TOPS mede trilhões de operações por segundo. Também entregou 7,17 vezes mais TOPS por watt, uma medida comum de eficiência energética computacional.

Essas comparações diferem dos resultados maiores frente a arrays de memória 2D convencionais. A SK hynix relata desempenho até 16 vezes maior e eficiência energética 4.950 vezes maior em relação a essas alternativas 2D. Manter as referências separadas é essencial. Uma comparação mede o avanço em relação a trabalhos anteriores com FeNAND, enquanto a outra mede a vantagem de densidade sobre arrays planares.

A pesquisa muda a conversa em torno da NAND porque a densidade, por si só, deixou de ser o objetivo final. O array precisa expor essa densidade a computação útil sem perder as economias em circuitos de controle ou mapeamento ineficiente de dados.

A Parede de Memória da IA Dá à NAND uma Nova Função

A SK hynix busca reduzir a energia gasta no movimento dos pesos dos modelos, não fazer com que células NAND superem processadores de propósito geral em todas as tarefas.

Aceleradores modernos movem repetidamente dados entre armazenamento, memória, caches e unidades de computação. Esse movimento consome energia e adiciona latência. O problema se agrava quando um modelo contém mais pesos do que um array de memória próximo consegue reter.

Uma revisão amplamente citada sobre computação na memória identifica o movimento de dados como um custo importante em tempo e energia. A computação na memória combate esse custo ao executar operações selecionadas dentro do array de memória, ou muito perto dele.

A computação analógica na memória utiliza o comportamento elétrico para calcular muitas multiplicações e adições em paralelo. Uma operação de multiplicação e acumulação multiplica entradas por pesos e soma os resultados. Redes neurais executam essas operações repetidamente durante a inferência e o treinamento.

Essa carga de trabalho dá à memória de alta densidade uma vantagem estratégica. Se um array armazena mais pesos, o sistema os recarrega com menos frequência. Menos recargas podem reduzir transferências, regravações e períodos ociosos em torno da computação real.

Arrays convencionais de computação na memória em 2D podem oferecer operações paralelas, mas seu layout planar limita a capacidade dentro de uma área fixa de chip. Um modelo grande precisa dividir seus pesos entre vários arrays ou carregar repetidamente novos grupos. Ambas as escolhas introduzem sobrecarga.

A NAND tridimensional já resolve um problema de armazenamento relacionado ao empilhar células de memória verticalmente. A SK hynix pergunta se essa densidade vertical também pode sustentar computação analógica. A FeNAND substitui o controle convencional baseado em carga por um mecanismo ferroelétrico adequado a múltiplos estados programáveis.

Um material ferroelétrico retém uma polarização interna depois que o campo elétrico externo desaparece. Alterar essa polarização muda o estado elétrico usado para armazenar dados e controlar a corrente da célula. Em princípio, esse comportamento sustenta armazenamento não volátil de pesos em múltiplos níveis.

A NAND 3D comercial geralmente depende de nitreto de armadilha de carga, ou CTN. Essa estrutura armazena informações ao aprisionar e liberar elétrons em uma camada isolante. Ela funciona bem para armazenamento digital denso, mas o controle preciso de corrente analógica apresenta uma exigência diferente.

A SK hynix argumenta que a FeNAND oferece melhor controle sobre múltiplos níveis de corrente com menor consumo de energia. Essa característica torna a memória relevante para operações matriciais, e não apenas para armazenamento de arquivos. A estrutura vertical também pode acomodar um grande conjunto de pesos em uma área limitada.

A pressão recai sobre arquiteturas que dependem de movimentação constante de pesos. GPUs e outros aceleradores digitais continuam mais flexíveis e maduros. Ainda assim, sua hierarquia de memória de suporte precisa alimentar continuamente unidades de computação altamente paralelas.

A SK hynix não propõe a remoção imediata de HBM, DRAM ou GPUs. Seu portfólio mais amplo inclui as três principais categorias de memória. A FeNAND, em vez disso, acrescenta outra camada possível, otimizada para armazenamento de pesos de alta densidade e operações analógicas selecionadas.

Essa divisão de trabalho é importante. O treinamento frequentemente exige alta precisão numérica, atualizações frequentes de pesos e execução flexível. A inferência pode usar pesos estáveis em operações repetidas, tornando a computação não volátil na memória um alvo inicial mais plausível.

A oportunidade de curto prazo, portanto, está em aceleradores especializados. Sistemas de borda, mecanismos de recuperação e grandes cargas de inferência podem se beneficiar quando o movimento de pesos domina o uso de energia. O mercado exato depende de a FeNAND manter precisão útil fora das condições de pesquisa.

Como a SK hynix 3D FeNAND Converte Densidade em Desempenho

Os ganhos alegados pelo projeto vêm de manter mais pesos no local e eliminar gargalos ao seu redor, não de um único transistor mais rápido.

A arquitetura começa com uma vantagem física básica. A FeNAND vertical empilha células umas sobre as outras, permitindo mais pesos armazenados em uma determinada área. Uma capacidade local maior reduz a necessidade de trocar pesos com a memória externa.

A capacidade não produz automaticamente desempenho computacional. Longas cadeias verticais introduzem resistência, que cria uma queda de IR à medida que a corrente flui. Uma queda de IR é a perda de tensão causada pela passagem de corrente através de uma resistência.

Essa perda pode comprimir a faixa de corrente utilizável. Quando os estados de corrente se aproximam, o sistema tem mais dificuldade para distinguir um peso analógico de outro. A separação insuficiente aumenta a possibilidade de erros de computação.

A otimização de célula da SK hynix usa modulação do número de pulsos para ajustar os estados programados. Em vez de depender de uma única ação de gravação grosseira, o algoritmo aplica pulsos controlados. A empresa afirma que seu esquema selecionado melhorou o comportamento multinível em condições de baixa corrente e considerando a queda de IR.

O próximo gargalo está fora da célula. As linhas de palavra precisam ativar partes da cadeia NAND durante a computação. Alternar repetidamente entre linhas selecionadas adiciona energia de comutação e atrasa a sequência de operações.

A pesquisa usa ativação de linha de palavra dupla para limitar essa carga de transição. Duas linhas de palavra participam de uma operação coordenada, reduzindo comutações desnecessárias. Essa abordagem trata o comportamento periférico como parte do mecanismo de computação, e não como fiação passiva.

A organização de páginas forma a terceira camada. A NAND lê e opera em grupos de células organizados em páginas. Uma página grande demais para uma carga de trabalho pode ativar dados e circuitos não utilizados. Uma página pequena demais pode exigir operações adicionais.

A SK hynix avaliou a divisão de páginas para equilibrar esses custos. Seu resumo público compara uma página de 16 kilobytes com um arranjo de 4 kilobytes. A divisão menor pode melhorar o paralelismo quando corresponde melhor à carga de trabalho atribuída.

O pipeline dentro da página altera ainda mais a forma como o array lida com as camadas de redes neurais. O método mapeia mais de uma camada e duplica estruturas selecionadas da rede em uma página. Isso reduz operações de avanço e transições de linhas de palavra, segundo os pesquisadores.

O programa da IEDM descreve o resultado como uma cootimização holística. Essa formulação é importante. Corrigir a célula sem alterar o mapeamento de páginas deixaria intacta a sobrecarga no nível do sistema.

O mecanismo também explica a grande diferença entre os ganhos de desempenho e de eficiência energética. Evitar recargas de pesos economiza mais do que tempo de computação. Isso pode eliminar transferências e operações de gravação repetidas, produzindo uma melhoria muito maior em operações por watt.

No entanto, o número relatado de 4.950 vezes é uma comparação de benchmark, não uma promessa sobre um servidor de produção inteiro. Ele compara a abordagem FeNAND avaliada com arrays de memória 2D selecionados sob premissas restritas de área de chip. Eletrônica de suporte, conversão de dados e comunicação do sistema ainda consomem energia.

Resultados analógicos normalmente precisam ser convertidos em valores digitais que outros componentes de hardware possam usar. Conversores analógico-digitais podem ocupar área e consumir uma quantidade substancial de energia. Acumular resultados parciais entre arrays também pode reintroduzir parte da movimentação de dados.

A pesquisa continua significativa porque aborda várias dessas interações antes de declarar vitória. O comportamento das células, a sobrecarga de controle e a eficiência de mapeamento aparecem em uma única análise. Isso é mais informativo do que uma demonstração focada apenas na célula.

Ela também aponta para o co-design de hardware e software. Compiladores e ferramentas de mapeamento de modelos precisam conhecer as páginas disponíveis, a precisão e os níveis de corrente. Um acelerador FeNAND útil precisaria de software que posicione as operações do modelo em torno dos pontos fortes do hardware.

A Competição Está Entre Mover Pesos e Computar Onde Eles Estão

O 3D FeNAND da SK hynix desafia a hierarquia de memória convencional, mas também concorre com várias outras tecnologias de computação em memória.

O principal concorrente é a separação já estabelecida entre processadores e memória. Essa arquitetura oferece flexibilidade, precisão e software maduro. Sua fraqueza é a movimentação repetida de dados por uma hierarquia que consome energia em cada limite.

A HBM reduz essa fraqueza ao fornecer largura de banda muito alta próxima a um acelerador. Ela se tornou central para sistemas de IA porque alimenta GPUs muito mais rapidamente do que a memória convencional. A HBM ainda move dados, porém, enquanto a computação em memória tenta evitar transferências selecionadas.

As duas tecnologias podem coexistir. A HBM pode lidar com ativações que mudam com frequência e com o tráfego geral do acelerador. Um array FeNAND denso poderia reter um conjunto maior de pesos fixos e executar operações matriciais adequadas.

A computação em memória baseada em SRAM oferece outra rota. A SRAM é rápida e compatível com lógica digital, mas suas células ocupam mais área e perdem dados sem energia. Sua densidade limitada pode restringir a capacidade de modelo disponível dentro de um acelerador.

A memória resistiva, ou RRAM, usa resistência programável para computação analógica. Crossbars de RRAM se tornaram uma importante plataforma de pesquisa porque executam operações matriz-vetor com eficiência. Seus desafios práticos incluem variação entre dispositivos, durabilidade, sobrecarga de conversão e escalabilidade para arrays grandes.

Memória de mudança de fase e memória magnética oferecem outras opções não voláteis. Cada tecnologia equilibra de maneira distinta densidade, energia de programação, durabilidade, velocidade e complexidade de fabricação. Nenhum dispositivo isolado eliminou todos os compromissos em nível de sistema.

A vantagem proposta do FeNAND é a combinação de densidade vertical e programabilidade analógica. Uma string tridimensional armazena muito mais pesos do que um array planar comparável. Essa densidade se torna valiosa quando um modelo, de outra forma, exigiria recargas frequentes.

A abordagem também concorre com o processamento digital próximo à memória. Esses sistemas colocam lógica convencional ao lado da memória, em vez de depender de estados de corrente analógicos. A computação digital normalmente oferece precisão mais previsível, embora possa proporcionar ganhos menores de eficiência.

A IEDM 2025 ilustrou essa competição mais ampla. A Macronix apresentou uma arquitetura de computação em armazenamento de modo misto baseada em 3D NAND para modelos de linguagem de grande porte. Seu estudo de caso usou Qwen 2.5 Math 7B e avaliou erros de computação no MATH500.

Esse trabalho relacionado mostra que a computação baseada em NAND não se limita a uma única empresa ou material. Pesquisadores estão explorando projetos analógicos, de modo misto e em armazenamento. A motivação compartilhada é reduzir transferências entre grandes armazenamentos de pesos e processadores separados.

A SK hynix também tem experiência anterior com essa direção de pesquisa. A visão geral do FeNAND da IEEE descreveu um dispositivo anterior da SK hynix com pelo menos 256 níveis de condutância por célula. Esse trabalho relatou operações estáveis de multiplicação e acumulação e 87,8% de precisão na tarefa avaliada.

O novo artigo avança da demonstração de computação analógica densa para a otimização de sua arquitetura ao redor. Essa progressão importa porque um produto crível precisa de mais do que um dispositivo favorável. Ele precisa de programação repetível, custos periféricos administráveis e posicionamento de dados consciente da carga de trabalho.

A questão competitiva não é se o FeNAND consegue executar uma operação matricial. É se um sistema completo consegue preservar suas vantagens de densidade e energia. Qualquer projeto que acrescente conversão, correção ou hardware de controle em excesso enfraquece o argumento central.

As Alegações de Eficiência Ainda Enfrentam Testes de Precisão e Fabricação

A questão sem resposta é se a SK hynix consegue preservar as vantagens relatadas quando variação, precisão, durabilidade e sobrecarga do sistema completo entram na mesma medição.

A computação analógica troca parte da certeza digital pelo paralelismo físico. Correntes se somam naturalmente em um array, permitindo que muitas operações ocorram simultaneamente. Ainda assim, ruído elétrico e variação entre dispositivos podem alterar o resultado.

Uma revisão sobre precisão analógica de 2026 identifica ruído, variação entre dispositivos, efeitos de circuito e sobrecarga de conversão como limitações persistentes. Métodos de correção podem melhorar a precisão, mas consomem área, tempo ou energia.

O FeNAND enfrenta esses desafios analógicos gerais, além do comportamento de uma longa string vertical. A resistência aumenta à medida que os sinais atravessam a estrutura. As células podem afetar operações vizinhas, enquanto diferenças de processo podem alterar os limiares de comutação.

Materiais ferroelétricos introduzem suas próprias questões de confiabilidade. A programação repetida pode mudar o comportamento do dispositivo ao longo do tempo. Retenção, durabilidade, sensibilidade à temperatura e variação precisam permanecer aceitáveis em grandes arrays fabricados.

O armazenamento multinível aumenta ainda mais a dificuldade. Mais níveis ampliam a quantidade de informação armazenada por célula. Eles também reduzem a margem elétrica entre estados adjacentes, tornando ruído e deriva mais relevantes.

A otimização de escrita da SK hynix aborda a separação dos níveis de corrente sob condições de resistência modeladas. Essa é uma evidência útil, mas não responde a todas as questões de produto. Materiais públicos não descrevem um chip comercial, cronograma de fabricação ou programa de qualificação de clientes.

Os limites dos benchmarks também merecem atenção. Até 16 vezes mais throughput e 4.950 vezes mais eficiência energética não são multiplicadores universais. Eles comparam arquiteturas específicas, restrições de área do chip e hipóteses de carga de trabalho.

A melhoria de 20,4 vezes em TOPS e o ganho de 7,17 vezes em TOPS por watt usam um projeto anterior de 3D FeNAND como referência. Esses números isolam melhor o valor da co-otimização. Ainda representam avaliação de pesquisa, e não medições de produto reproduzidas de forma independente.

O desempenho em nível de sistema dependerá de componentes fora do array de memória. Entrega de entrada, conversão de dados, tratamento de erros, agendamento e comunicação com um processador host contribuem para o resultado. Refrigeração e fornecimento de energia também afetam a eficiência que pode ser implantada.

A adequação à carga de trabalho cria outra restrição. Inferência intensiva em matrizes se mapeia naturalmente para operações analógicas de multiplicação e acumulação. Código com ramificações, pesos variáveis, tarefas de alta precisão e software geral não se mapeiam com a mesma facilidade.

A arquitetura dos modelos pode mudar mais rápido que a produção de semicondutores. Um chip otimizado para determinado layout de página ou precisão pode encontrar novos mecanismos de atenção, padrões de esparsidade ou formatos de quantização. A programabilidade determinará quão bem o projeto suporta essas mudanças.

O software continua sendo uma camada crítica ausente no relato público. Desenvolvedores precisam de compiladores, ferramentas de mapeamento, rotinas de calibração e modelos de desempenho. Sem essa pilha, até mesmo hardware capaz continua difícil de usar de forma consistente.

A integração de fabricação representa o maior teste de longo prazo. Pesquisadores precisam inserir materiais ferroelétricos em um processo NAND denso sem prejudicar rendimento ou confiabilidade. O dispositivo resultante também precisa competir economicamente com a produção de memória estabelecida.

Nenhuma dessas limitações invalida o trabalho. Elas esclarecem o que o artigo estabelece. A SK hynix apresentou um caminho mais integrado para computação FeNAND, apoiado por grandes ganhos de benchmark em nível de arquitetura.

O que permanece não comprovado é a comercialização. A empresa não anunciou uma data de produção, um acelerador identificado ou um fornecedor de sistemas que implemente a arquitetura. Os leitores devem tratar os resultados como um marco de pesquisa, e não como uma especificação de produto em venda.

Três Sinais Mostrarão Se o FeNAND Pode Sair do Laboratório

As próximas evidências precisam conectar resultados em nível de array a hardware funcional, precisão repetível e um caminho realista de fabricação.

O primeiro sinal é um chip de teste co-otimizado e fabricado, com medições de sistema passíveis de inspeção independente. Essa demonstração deve incluir conversores, circuitos periféricos, lógica de agendamento e comunicação com o host. Se a vantagem de eficiência permanecer grande após esses componentes serem contabilizados, o argumento arquitetural da SK hynix se torna muito mais forte.

O mesmo teste deve relatar a precisão do modelo ao lado de TOPS e TOPS por watt. Um resultado rápido tem valor limitado se erros analógicos degradarem materialmente a qualidade da saída. Medições em diferentes temperaturas e em múltiplos chips revelariam se o projeto permanece estável além de uma única amostra favorável.

O segundo sinal é a validação da carga de trabalho em modelos atuais de IA. Pesquisadores devem divulgar tamanho do modelo, precisão numérica, comportamento de atualização dos pesos, mapeamento de páginas e frequência de recarga. Testes em inferência de transformers mostrariam se a densidade vertical reduz a movimentação em uma carga de trabalho que os compradores realmente planejam implantar.

As comparações também devem usar limites de sistema consistentes. FeNAND, RRAM, SRAM, GPUs com suporte de HBM e projetos digitais próximos à memória devem incluir custos periféricos comparáveis. Um benchmark transparente reforçaria as alegações da SK hynix ou reduziria seu significado prático.

O terceiro sinal é um roteiro de fabricação e software. Observe divulgações sobre integração de processo, dados de durabilidade, ferramentas para desenvolvedores e parcerias com projetistas de aceleradores. Um piloto identificado ou uma plataforma de avaliação indicaria movimento da pesquisa de dispositivos para a engenharia de produto.

Um roteiro deve explicar onde o FeNAND se posiciona ao lado dos negócios de HBM, DRAM e NAND da SK hynix. Se complementar esses produtos, a primeira implantação poderá ser uma camada especializada de inferência. Se exigir um novo fluxo de fabricação, a adoção dependerá de rendimento e demanda dos clientes.

Para desenvolvedores e compradores empresariais, a ação imediata é observar, não adquirir. Acompanhe o limite de sistema por trás de cada indicador de desempenho. Pergunte quais operações permanecem dentro da memória e quais retornam a um processador convencional.

Equipes que acompanham essa mudança devem preservar artigos, definições de benchmark e notas de implementação em uma base de conhecimento de engenharia pesquisável. A evidência decisiva chegará por meio de artigos sobre dispositivos, divulgações de arquitetura e lançamentos de software.

O 3D FeNAND da SK hynix já apresentou um caso de pesquisa crível para tratar NAND como mais do que armazenamento passivo. Seu teste mais difícil começa agora: manter essa vantagem quando precisão analógica, hardware periférico, software e produção em massa se encontram em um único sistema.