北京大學矽光子晶片達 3.2 Tbps，但實驗室紀錄並非可出貨產品

北京大學研究人員將一枚矽光子晶片的傳輸速率推升至每秒 3.2 太位元，挑戰純矽調變器可擴展程度的既有假設。實驗結合八個光學通道，每個通道承載每秒 400 吉位元資料，並採用神經網絡訊號處理。其重要性在於這項組合，而不僅是帳面上的傳輸容量。

北京大學的矽光子成果，針對 AI 運算叢集內部日益嚴重的問題。加速器可處理龐大工作負載，但仍需要高效率連接，以傳輸模型參數、激活值及其他資料。隨着頻寬提升，銅連接愈來愈難延伸；另一方面，光學元件亦受制於成本、功耗及製造等限制。

研究人員利用慢光結構，增強光與矽之間的互動，然後以人工神經網絡修正接收訊號的失真。這種方法令該研究可與包括薄膜鈮酸鋰在內的替代調變器材料比較，也可與正邁向客戶評估階段的商用 3.2 Tbps 光子引擎比較。

這項分別很重要。團隊報告的是高容量傳輸實驗，而非已完整封裝、可隨時部署的收發器。結果建立了一條可供供應商探索的技術路徑，但製造良率、整體連接功耗、封裝及即時處理仍屬未解問題。

北京大學矽光子成果達 3.2 Tbps

核心成果是一枚純矽八通道調變器晶片，在實驗室條件下實現合共 3.2 Tbps 的傳輸。

這項研究於 2025 年 7 月 16 日刊載於 Nature Communications。作者來自北京大學、University of California, Santa Barbara、Beijing Information Science and Technology University、Peng Cheng Laboratory，以及其他研究機構。

論文描述了一枚採用八通道波分多工技術的晶片。波分多工（WDM）可透過不同顏色的光傳送獨立資料串流。每個通道利用四階脈衝振幅調變（常稱 PAM-4）達到 400 Gbps。

PAM-4 以四個訊號電平表示每個傳輸符號的兩個位元。它已是高速資料中心網絡的重要格式。相比採用高度專門化調變格式的成果，使用 PAM-4 令這項實驗更貼近業界需要。

八個通道合共提供 3.2 Tbps 的資料容量。研究人員報告的位元錯誤率低於硬判決前向錯誤修正門檻。該門檻反映傳統錯誤修正技術能否足夠可靠地還原傳輸資料，以支援通訊連接。

主動調變面積為 4 毫米乘 0.5 毫米。按此面積計算，晶片的片上資料速率密度為每平方毫米 1.6 太位元每秒。陣列採用標準 90 納米光刻製程，在 200 毫米絕緣層上矽晶圓上製造。

這項製造細節支撐了論文最重要的主張之一。慢光調變器採用純矽，特徵尺寸與商用矽光子代工廠相容，毋須在調變部分鍵合新的光學材料。

個別調變臂長度僅為 249 微米。晶片亦展示了 90 GHz 電光頻寬、0.82 伏特厘米的調變效率，以及在 1,550 納米附近橫跨 7 納米的光學通帶。

這些指標分別描述設計中互相關聯的部分。頻寬反映調變器的反應速度；調變效率則反映改變光學訊號所需的電壓和元件長度；通帶則顯示該結構可有效利用多少光譜範圍。

傳統矽調變器往往迫使設計人員在效率與頻寬之間取捨。較長的元件可增加光與物質的互動，但亦會佔用更多面積，並可能引入電氣限制。較短的元件可提高密度，但在既定驅動電壓下通常提供較少互動。

團隊的慢光結構改變了這種平衡。它採用包含級聯諧振元件的週期性波導，令光在緊湊區域內停留更長的有效互動時間。研究人員設計此結構以增強相位調變，同時避免將可用光學頻帶收窄至不切實際的程度。

論文的輔助量測及繪圖資料可透過公開的 research dataset 取得。這讓實驗紀錄更易檢視，不過要重現完整連接，仍需要專門的製造及測試設備。

因此，這不只是一次孤立的峰值速度讀數。實驗結合緊湊調變器設計、八通道運作、標準訊號格式及錯誤率量測。這種組合為工程師評估該架構提供了更清晰的基礎。

不過，這項成果不應被誤解為完整的 3.2 Tbps 光學模組。它並未證實量產良率、連接器可靠性、實際使用壽命，或每個支援元件的耗電量。這些系統層面的問題，決定了實驗室設計能否成為實用基礎設施。

AI 資料流量正為晶片之間的連接帶來壓力

更快的加速器，只有在周邊連接能提供頻寬而不消耗過多功耗與散熱預算時，才會提升光學網絡的價值。

AI 叢集將運算分散至多個加速器。訓練大型模型要求這些裝置頻繁交換資料，有時透過運算域內的 scale-up 連接，有時則透過更廣泛的 scale-out 網絡。

緩慢或擠塞的互連會令昂貴的處理器閒置等待。高耗電的互連亦會與這些處理器競逐電力及冷卻資源。因此，網絡效率成為系統層面的限制，而非次要元件規格。

電氣連接在短距離下仍然有效，但更高的訊號速率令設計更困難。損耗會隨頻率上升，訊號完整性對封裝更敏感，而重定時器亦會增加功耗。密集的銅線束亦會佔用高密度加速器封裝周邊的寶貴空間。

光學連接透過光纖傳送資料，可避免部分與距離相關的電氣損耗。矽光子具吸引力，因為設計人員可運用與半導體製造相關的製程，在晶圓上製造光學元件。它承諾高度整合，並提供通往更大規模生產的路徑。

北京大學的矽光子研究聚焦於調變器，即把電氣資料串流轉換為光訊號變化的元件。將每條通道提升至 400 Gbps，代表連接可用較少通道、光纖、驅動器及相關介面，達到既定的整體容量。

只有當更快的通道仍可妥善控制時，這種減少才有價值。更高的串行速率可放大非線性失真、雜訊、時序誤差及頻寬限制。名義上更快的調變器，並不保證接收器能準確分辨 PAM-4 電平。

研究人員以神經網絡等化處理這些損害。等化器會估算通訊通道如何令訊號失真，再補償相關失真。實驗使用雙向門控循環單元（bi-GRU），分析接收樣本序列之間的關係。

神經網絡協助從每個通道還原 400 Gbps PAM-4 訊號。因此，若只將這項研究稱為 AI 資料中心晶片，便會忽略一項重要細節。AI 並非作為應用程式在光子晶片上運行；機器學習是用於達到報告傳輸速率的訊號處理方法之一。

實驗在接收後離線處理取樣訊號。高速示波器先擷取波形，然後由神經網絡分析。這種設定適合測試構想，但無法證實量產等化器的成本、延遲或能源消耗。

已部署的收發器需要在專用電子元件上進行即時處理。其設計人員必須判斷神經等化器能否符合可接受的功耗預算，以及較簡單的近似方法能否保留大部分效能。

這同時為多個群體帶來壓力。光學元件製造商需要更快的調變器；數碼訊號處理器供應商需要高效等化技術；封裝公司則必須把光學元件放得更接近交換器及加速器，同時避免產生可靠性或散熱問題。

網絡營運商面對的是另一項決策。他們必須選擇何時採用更快的光學世代，以及應否將可插拔模組保留在系統邊緣，還是將光學元件帶到更接近運算矽晶片的位置。

這項研究並未解決上述架構選擇。但即使每個光學波長達到 400 Gbps，它仍強化了純矽值得在這些選擇中佔一席位的論據。

慢光與神經等化延展純矽潛力

這種機制將矽內更強的光學互動，與傳輸後由軟件協助的修正配對。

矽是製造高密度光學電路的優良材料，但並非每種光學功能的理想材料。其電光反應令高速調變成為可能，但設計人員必須仔細管理效率、頻寬、元件長度及失真。

其他平台嘗試以不同材料改善這些特性。薄膜鈮酸鋰具備強勁電光特性及低光學損耗；磷化銦可整合光源與高速主動元件；混合設計則把這些材料與矽波導結合。

北京大學團隊反而探討標準純矽平台可推進至何種程度。其答案依賴工程化慢光，而非實際長時間儲存一個資料位元。

週期性波導改變光的色散，增加光場與受電控區域之間的互動。這讓緊湊相位移器可產生實用的調變效果。設計採用馬赫—曾德爾干涉儀，將受控相位差轉換為輸出強度的變化。

緊湊調變器有助改善密度及效率，但慢光元件可能帶來靈敏度及失真。諧振行為亦可能令部分光子元件依賴嚴格受控的波長及溫度。

研究人員表示，其結構提供足夠寬闊的光學通帶，毋須逐一調整諧振波長。他們亦報告該連接毋須額外的熱電冷卻器平台。若這些特性可在量產元件及實際操作條件下維持，將可簡化未來系統。

神經均衡器處理問題的另一部分。與二進制訊號的兩個振幅電平相比，PAM-4 將四個振幅電平放得更接近。失真可能令其邊界變得模糊，尤其當符號速率接近調變器及接收器的極限時。

循環神經網絡能夠建立基本線性均衡器可能遺留的非線性及時變效應模型。在所報告的測試中，雙向 GRU 會在擷取的序列中雙向處理資訊。這可改善重建效果，因為單一樣本的估算會利用周邊的上下文。

研究人員亦研究了複雜度較低的方法。他們更廣泛的目標並非只是套用可用的最大模型。商業實作需要在錯誤率、運算量、延遲及電力之間取得務實平衡。

這個機制產生了一個不尋常的反饋迴路。AI 工作負載帶動對更快數據中心互連的需求；神經網絡處理隨後協助光學鏈路傳輸更多數據；而更快的鏈路又可反過來支援規模更大的分散式 AI 系統。

這個迴路在概念上很有吸引力，但成本核算必須納入每一個組件。將複雜度從光學元件轉移至電子處理，並不代表它會消失。有用的比較必須量度完整的發射器、接收器、均衡器、雷射器、驅動器及散熱路徑。

測試配置包括高速任意波形產生器、商用電氣放大器、光學放大器，以及每秒 256 千兆樣本的示波器。這些儀器有助隔離元件性能，但不能取代可部署的收發器電子設備。

因此，這篇論文應被視為元件及鏈路示範。它顯示，設計人員所假設的效率與頻寬取捨並非那麼僵化。它並未證明神經均衡不需要成本，亦未證明慢光調變器已準備好供超大規模採購。

這項結果仍然重要，因為它擴闊了設計空間。若工程師能在簡化電子設備的同時保留光學特性，純矽便有可能在過往與更複雜材料組合相關的通道速率上競爭。

商用 3.2 Tbps 晶片設下更高的實用門檻

研究晶片與其他光學路線競爭，但它真正的對手，是實驗室容量與可製造鏈路之間的差距。

單就標題中的 3.2 Tbps 容量而言，這已不再是獨一無二。多間供應商及研究團隊正以不同的通道數量、波長、調變器材料及封裝策略，瞄準這個總傳輸速率。

OpenLight 於 2026 年 3 月宣布提供 3.2T DR8 光子集成電路樣品。DR8 是指八條平行光學通道。其元件在矽光子平台上採用集成式磷化銦雷射器及 448 Gbps 電吸收調變器。

OpenLight 表示，其3.2T 光子電路在滿載運作及攝氏 80 度時，耗散功率低於 2 瓦。該公司將此換算為該電路每比特約 0.63 皮焦耳。

這是該公司對其光子集成電路的說法，未必代表完整收發器的能源消耗。然而，它說明了學術設計最終必須面對的商業基準。客戶在評估吞吐量時，亦會考慮功耗、溫度、封裝、雷射整合及認證。

NewPhotonics 亦介紹過一款採用八條 448 Gbps 通道的 3.2 Tbps DR8 發射器。其設計結合雷射器、調變器及光學訊號處理器。該公司表示，光學域均衡可減少部分電氣訊號調理需求。

這些競爭方案說明純矽路線為何值得關注。混合元件可加入具較佳主動光學特性的材料，但其整合及製造流程可能更為複雜。只要能達到所需性能，純矽可提供一條潛在較簡單的晶圓代工路徑。

這項比較並不只是純矽對磷化銦或鈮酸鋰。每種架構分配複雜度的方式都不同：一種可能採用能力更強的材料，另一種可能需要更強的數碼均衡，還有一種可能接受更嚴格的熱控制。

浙江大學及之江實驗室另一項 2026 年研究計劃，提出了一種 3.2 Tbps O-band 矽光子輸入輸出架構。其32 通道設計採用 PAM-4 通道，並結合多工器、微環調變器、解多工器及光電探測器。

該架構以更多、但各自速率較低的通道，達到相同的總傳輸數字。這種對比顯示，單看總容量並不足以反映全貌。通道速率、通道數量、波段、面積、能源、封裝及控制開銷，都會影響實際結果。

採用較少而更快的通道，可減少光學及封裝複雜度，但同時要求更佳的高頻電子設備及更嚴格的訊號完整性。採用更多通道則可放寬每通道速度，但會增加元件、佈線及波長管理需求。

北京大學的矽光子晶片選擇八條高速通道。其緊湊的調變面積，令此路線對高密度光學輸入輸出具吸引力。不過，已發表的實驗並未將所有雷射器、驅動器、接收器及處理功能整合至同一個封裝引擎。

商業供應商必須先解決這些整合問題，才能提供產品樣品。他們亦必須在製造差異及不同溫度範圍下表徵元件。認證需時，因為數據中心營運商期望元件能在持續運作下保持穩定。

因此，這項學術成果在元件層面向其他材料路線施壓，但商業產品則在系統層面對其提出要求。一條 400 Gbps 純矽通道在科學上值得注意；一個客戶可部署的合格模組，則是另一種成就。

3.2 Tbps 數字未能證實甚麼

最大的未知數，是量度到的光學性能能否經得起即時處理、封裝、熱變化及量產的考驗。

實驗的錯誤率低於前向錯誤修正門檻，但依賴離線處理。這種方法讓研究人員毋須先設計用於即時執行的客製矽晶片，便可測試複雜演算法。

但它亦延後了一個重大的工程問題。雙向 GRU 可能需要重複進行矩陣運算，並存取序列中的樣本。要以每秒數百 gigabit 的速率實作，可能需要大量平行處理。

確切成本取決於量化、模型大小、記憶體存取、電路架構及容許的延遲。論文包含降低均衡複雜度的工作，但未有提供已完成的收發器處理器及其量度到的即時能源消耗。

光學實驗亦使用外部實驗室設備。光學放大器補償損耗，而高階示波器則擷取接收波形。可部署的鏈路需要緊湊的接收器及電子電路，在毋須實驗室儀器下達到足夠靈敏度。

封裝會帶來額外損耗。光纖必須有效耦合至晶片，電氣訊號必須在不過度劣化下到達調變器，而周邊電子設備產生的熱力亦必須受到控制。若封裝增加過多損耗或功耗，在裸晶片上量度到的微小改善可能會消失。

製造差異帶來另一項考驗。慢光及共振光子結構可能對波導幾何的微小變化相當敏感。90 納米光刻製程在商業上已相當成熟，但這並不自動保證每種光學結構都有高良率。

研究人員報告，示範晶片具有 7 納米光學通帶，並可在毋須個別調整波長下運作。量產測試需要顯示，這些特性在不同晶圓、製造批次及操作溫度之間能否一致維持。

實驗中毋須額外熱電冷卻器，令人鼓舞。但這並不能證明封裝產品放在高溫加速器或交換器晶片旁時，也可以毋須熱控制地運作。

另一項限制涉及傳輸距離。標題結果描述的是經由實驗鏈路達到的容量，而不是每個數據中心都可在任何距離傳輸 3.2 Tbps 的通用距離。鏈路性能取決於光纖長度、光功率、接收器靈敏度、連接器及所需錯誤裕量。

「紀錄」一詞亦需謹慎界定。論文描述的是，其作者相信在採用 PAM-4 的標準純矽光子平台上，所報告的最高單通道速率。它並未聲稱在所有光學技術或所有多通道架構中具有最高容量。

這個較窄的說法仍具意義。純矽調變器歷來因效率及失真限制，而在極高速率下受到質疑。這項研究為這些質疑提供了更有力的實驗反例。

不過，一枚成功的研究晶片並不會消除競爭材料的優勢。鈮酸鋰可提供優異的線性度及頻寬；磷化銦可提供高效雷射器及電吸收調變；等離子體元件則追求極小尺寸及高速，同時面對不同的損耗及製造挑戰。

因此，恰當的結論應是有條件的。慢光及 AI 均衡擴展了矽的已示範性能；其系統價值仍取決於在實驗室以外取得該性能所需的電氣及封裝開銷。

讀者亦應區分論文發表時間與重新受到新聞報道的時間。經同行評審的論文於 2025 年 7 月發表，即使該發現後來出現在科技新聞資訊流中。此事件是重新浮現的研究結果，而非 2026 年 10 月新公布的商業發表。

這個時間線不會削弱科學成果，但會改變讀者對下一步的預期。相關問題已不再是實驗是否曾發生，而是後續工程是否已令設計朝向即時及封裝驗證邁進。

三個訊號將顯示這枚晶片是否重要

即時均衡、封裝鏈路量度及可重複的製造結果，將決定這種架構能否超越研究里程碑。

第一個訊號是每通道 400 Gbps 的即時示範。研究人員或商業合作夥伴需要以可部署的電子設備，取代離線示波器處理。最有力的證據將包括在持續流量下量度到的延遲、錯誤率及均衡器總能耗。

這類示範將加強以下論點：神經均衡是鏈路的實用部分，而非實驗室重建技術。若通道速度大幅下降，或需要大量電子功耗，這個論點便會減弱。

第二個訊號是包含周邊組件的封裝光學引擎。該系統應包括驅動器、接收器、光纖耦合及合適的光源。量度結果應報告總吞吐量、插入損耗、總功耗、溫度範圍及傳輸距離。

封裝結果將揭示小型調變面積能否轉化為有意義的系統密度。它亦可與已強調集成雷射器、認證樣品及封裝簡易性的商用 3.2T DR8 產品直接比較。

第三個訊號是製造可重複性。一條可信的量產路徑需要涵蓋多枚晶片及多片晶圓的量測，而不只是表現最佳的晶粒。良率、通道一致性、通帶一致性及熱漂移，均應維持在實用範圍內。

院方的研究摘要稱，這是首個採用 AI 加速慢光、總容量達 3.2 Tbps 的純矽光子系統。下一步是證明這個「系統」能納入光學平台實驗所排除的實際硬件。

競爭對手的回應將提供更多背景。OpenLight 預期於 2026 年第四季提供 3.2T beta 樣品，用於模組認證。NewPhotonics 亦提及第四季的樣品計劃。它們的進展將顯示混合式 400 Gbps 通道設計朝向客戶測試推進的速度。

若這些產品持續推進，而純矽設計仍依賴離線處理，商業優勢將繼續落在整合式混合平台手中。若這項學術架構能加入高效率即時電子技術及可靠封裝，其與標準晶圓代工流程的相容性便會變得更具意義。

對 AI 基礎設施買家而言，重點不應是根據單一吞吐量數字選擇技術。他們應比較整條鏈路的能耗、熱特性、傳輸距離、可維修性、認證情況及供應鏈成熟度。

對晶片及網絡工程師而言，北京大學的矽光子研究成果值得關注，因為它削弱了一項既定的性能限制假設。研究顯示，經工程設計的慢光及學習式均衡技術，可在每條純矽通道上傳輸 400 Gbps PAM-4。

下一批證據必須來自更接近部署的系統。值得留意的是即時均衡器、封裝後的 3.2 Tbps 引擎，以及多片晶圓的性能數據。這三項結果將顯示，這項設計能否成為 AI 數據中心鏈路，還是只會停留在令人印象深刻的實驗室紀錄。