专利线索显示，ASML 正在研发混合键合设备
根据至少 27 个专利家族、一份行业报告及其封装路线图，ASML 正在研发一台混合键合设备。该公司尚未公布这款设备，也未确认后续是否会进行商业发布。不过，现有证据指向一套晶粒对晶圆系统，其设计围绕 ASML 在对准、计量、运动控制和污染管理方面的优势展开。
这一可能性之所以重要，是因为混合键合正成为先进芯片设计的核心技术。它无需传统焊料凸点，即可连接经过处理的半导体表面及其铜互连。这项技术可在堆叠晶粒之间实现更高密度的连接，缩短数据传输距离，同时也对对准精度和表面洁净度提出了严苛要求。
眼下面临压力的是 BE Semiconductor Industries，即更广为人知的 Besi。这家荷兰设备制造商供应已用于量产的晶粒对晶圆混合键合设备。ASML 若进入该领域，将带来数十年的客户关系、庞大的服务组织，以及围绕纳米级定位打造的光刻技术。关键不在于专利图纸是否像一台机器，而在于 ASML 能否将这一设计转化为高产能、洁净且具备经济竞争力的制造系统。
ASML 为何正在研发混合键合设备
最有力的证据并非某一项专利，而是一组彼此关联的专利申请、产品动作和公开路线图表述。
SemiAnalysis 发布的一项基于专利的分析发现，ASML 在 2022 年 12 月至 2024 年 11 月期间提交了 27 个键合专利家族。据称，其中大多数涉及晶粒对晶圆键合。该时段之后提交的专利申请可能尚未公开，因为申请通常会在一段延迟后才对外可见。
核心申请 WO2025201788A1 描述了半导体键合系统和方法。其优先权日为 2024 年 3 月 27 日，申请人为 ASML Netherlands。已公开的键合系统专利展示了一种架构，可在多个处理站之间转移单个半导体晶粒。
这一设计不同于传统晶粒键合机的基本形态。传统设备通常利用键合头拾取晶粒、完成对准，再将其放置到另一片晶圆上。ASML 的申请则描述了由独立晶粒载具沿轨道移动，并依次经过多项准备和测量步骤的方案。
拟议流程包括检测、清洁、表面活化、形貌测量、调平和对准。晶粒最终抵达键合站，承载晶圆随后向其移动。独立载具可使不同晶粒同时处于不同工位。
这种架构在理论上具有设备利用率优势。一个清洁站可处理一颗晶粒，另一颗进行计量，第三颗则抵达键合位置。该设计可在支持不同晶粒尺寸或工艺流程的同时，减少重复设备配置。
其他已公开申请也进一步强化了这一方向。ASML 的申请涉及载具调节、基板连接、力控制和键合设备组件。单项专利并不能证明量产设备已经存在，但综合来看，这些申请记录了公司在键合流程多个环节持续开展的工程工作。
这些申请活动也符合 ASML 公开的发展方向。该公司已将晶圆对晶圆和晶粒对晶圆键合纳入其前道 3D 集成讨论之中。这种表述将先进封装视为精密半导体制造，而不只是最终组装。
ASML 在 2025 年向这一市场迈出了具体一步。该公司交付了 TWINSCAN XT:260，这是一款面向 3D 集成和先进封装的 i-line 光刻扫描机。该产品能够处理已键合、较厚且存在翘曲的晶圆，而这类晶圆带来了不同寻常的处理挑战。
已公布的XT:260 规格显示，该系统在标称剂量下的吞吐量为每小时 270 片晶圆。ASML 表示，该系统可处理厚度最高达 1.7 毫米的晶圆，并包含用于穿硅通孔等结构的穿硅对准功能。
XT:260 并非键合设备。它是在其他制造步骤完成晶圆准备后，在封装结构上进行图形曝光。它的存在仍然具有意义，因为 ASML 已经跨越了前道光刻与先进封装之间的组织边界。
ASML 的 2025 年年报将该扫描机描述为其首款先进封装产品。报告还表示，公司已安排一个团队推进 3D 集成。一台键合机将把这一工作从已键合结构的图形化，扩展到直接形成键合堆叠。
在媒体询问有关键合设备的报道时，ASML 拒绝置评。一位发言人转而提及 XT:260 的发布。这一回应既未证实也未否认商用混合键合机的存在，因此这些专利只能作为研发证据，而非产品已上市的证明。
这种区分至关重要。企业会为从未产品化的构想申请专利，而量产设备在最初提交申请后也往往会发生显著变化。不过，ASML 的封装路线图赋予这些专利更大的战略分量，远超过一项孤立的研究申请。
混合键合让对准成为核心竞争
ASML 的机会在于，将光刻中的问题——在严格污染控制下实现精确对准——带入先进封装领域。
混合键合连接两种经过高度处理的表面，其中既包含绝缘材料，也包含暴露的金属接触点。初始接触会使介电表面结合，后续热处理则增强连接，并帮助铜界面形成电连接。
该工艺省去了许多成熟封装流程中使用的焊料凸点。这一变化支持更小的互连间距和更直接的晶粒间通信，可提高带宽密度，同时降低芯片之间传输数据所带来的能耗和延迟。
同样的变化也让制造过程更缺乏容错空间。每颗晶粒都必须落在正确位置，使其铜焊盘与下方对应焊盘对准。随着焊盘间距缩小，允许的放置误差也会随之收窄。
污染带来了另一项良率风险。夹在处理后表面之间的一颗粒子，可能导致远大于粒子本身面积的区域无法充分接触。因此，清洁、表面活化、传输和键合必须构成一套严密受控的连续流程。
晶粒对晶圆键合还增加了晶圆对晶圆键合可以避免的复杂性。晶圆对晶圆设备在一次主要操作中对准并连接两片完整晶圆；晶粒对晶圆设备则必须反复处理、测量、对准并放置单个晶粒。
这种重复循环会同时影响速度和良率。每一颗晶粒上发生的小延迟都会带来成本，而一次放置错误可能浪费已知良品晶粒，或损害承载晶圆上已经形成的价值。
晶粒对晶圆工艺仍具备重要优势。制造商可在堆叠前测试晶粒，避免键合存在缺陷的组件；也可以结合采用不同工艺技术制造的芯片，包括逻辑、缓存、存储器和专用加速器。
AMD 的 3D V-Cache 产品提供了一个成熟案例。这些处理器在选定的计算晶粒上方堆叠额外缓存。TSMC 的 System on Integrated Chips，即 SoIC，则为类似的直接堆叠方法提供了制造平台。
SemiAnalysis 报道称，TSMC 当前 SoIC 工艺的键合间距约为 6 微米，并计划在 2029 年前后达到约 4.5 微米。这些数字描述了重复互连特征之间的距离。更小的间距会提高连接密度，但也会收紧对准要求。
ASML 具备相关能力，因为光刻扫描机必须反复将晶圆相对于先前曝光的图形进行定位。叠对精度衡量的是一个图形化层与另一层之间的对准准确度。现代芯片制造依赖于在极小尺度上控制这种关系。
ASML 还制造用于测量图形位置和工艺变化的计量系统。其对准传感器必须读取受抛光、沉积和蚀刻影响而变化的标记。键合标记也面临一些类似问题，因为表面处理可能改变其形状或光学响应。
未来的 ASML 键合机或许会在每颗晶粒上使用光学光栅，并根据散射光推断位置。据报道，该设计类似于 ASML 现有对准技术所采用的原理。然而，采用相关的测量方法，并不意味着完整的键合难题就会自动解决。
扫描机是在高度工程化的工艺环境中为曝光而对准晶圆。键合机则必须处理带有切割边缘、切割残留物和已活化表面的单颗晶粒，随后还必须在不引入有害压力、倾斜或颗粒的情况下实现物理接触。
轨道系统是 ASML 针对这一挑战部分环节提出的答案。独立晶粒载具可保持每颗晶粒与处理站之间的受控关系。设备可以测量晶粒、保留其坐标信息，并在最终放置时使用这些数据。
这些数据还可延伸至键合机之外。ASML 的一项申请描述了将晶粒位置信息从键合设备传递至后续光刻步骤。扫描机可利用这一放置图，而不必从头重新识别每颗晶粒的位置。
这种前馈方法通过工艺数据连接两种产品。它可缩短曝光期间的对准工作，并补偿键合晶圆上的放置偏差。同时，它也会加深客户对 ASML 整合硬件、软件和计量环境的依赖。
这种整合正是该故事背后的战略机制。ASML 无需只在放置晶粒这一机械动作上竞争；它可以销售一套相互衔接的流程，覆盖键合准备、放置数据、测量和键合后光刻。
Besi 面临一家拥有不同优势的竞争者
Besi 凭借键合经验占据领先地位，而 ASML 将依靠对准技术及对周边制造流程的控制展开竞争。
Besi 多年来一直在开发组装与先进封装设备。其在混合键合领域的地位，源于在晶粒处理、放置、热处理和大规模量产方面的专业能力。这些并非光刻公司能够自动获得的次要技能。
SemiAnalysis 将 Besi 描述为唯一拥有量产晶粒对晶圆混合键合设备的供应商。这一地位使其拥有来自实际运行设备而非实验室概念的工艺知识，也让客户在其他供应商仍处于研发阶段时拥有经过验证的平台。
市场对 ASML 的报道迅速作出反应。随着投资者评估一家规模大得多的荷兰设备公司进入其所在类别的前景，Besi 股价下跌。一篇关于市场反应的报道同样指出，ASML 尚未确认传闻中的产品。
先进逻辑领域面临的竞争威胁最强。这里的 die-to-wafer hybrid bonding 已经支持商业产品。这里的对准要求、裸片价值和客户投入，也足以证明昂贵工艺设备的合理性。
TSMC 和 Intel 在这场竞争中尤其重要。两家公司都运营先进制造工艺，并与 ASML 合作数十年。这种关系让 ASML 得以参与塑造未来光刻和 3D 集成需求的技术讨论。
ASML 在客户工厂中也占据独特位置。其扫描仪已处于先进逻辑生产的经济核心附近。其服务团队从庞大的装机基础中积累运营经验，不过客户保密要求限制了数据在不同客户之间的流动。
混合键合机可让 ASML 连接堆叠结构周边的更多步骤。公司可以协调对准基准、测量方法、校正软件和曝光设置。当客户诊断不同设备之间的良率损失时，可能会重视这种连接能力。
Besi 的反驳始于专业化。一台搬运独立裸片的设备必须控制边缘污染、载具接触、裸片翘曲、表面活化时机和键合压力。这些问题不同于在扫描仪中对整片晶圆进行曝光。
Besi 与 Applied Materials 也建立了重要合作关系。两家公司于 2020 年在新加坡成立 Hybrid Bonding Center of Excellence。2026 年 10 月，双方宣布与 Applied 的 EPIC Center 相关的扩展键合合作伙伴关系。
这一组合将 Besi 的贴装系统与 Applied Materials 在表面制备、材料工程、沉积和工艺集成方面的专长结合起来。即使设备来自不同公司，它也形成了自身版本的一体化方案。
这一合作之所以重要，是因为键合良率不仅取决于贴装精度。表面平坦度、铜凹陷、介电层制备、清洗、活化和退火都会影响结果。Applied Materials 可以处理其中若干周边步骤。
ASMPT 是另一家相关竞争对手。该公司曾讨论 chip-to-wafer hybrid bonding，并已交付面向更高贴装精度和吞吐量的开发系统。包括 EV Group 和 Tokyo Electron 在内的其他设备制造商，也拥有涉及直接键合或晶圆级集成的技术。
这些竞争者意味着，这一故事并非所有封装领域中简单的 ASML 对 Besi 双雄对决。更有意义的竞争范围是：Besi 已确立的 die-to-wafer 地位，对阵 ASML 显然试图将键合与光刻级对准整合的努力。
ASML 可以在不取代 Besi 的情况下对其施压。客户可能会针对逻辑、存储、研发和低产量应用认证不同工具。封装产线也包含许多工艺阶段，为联合方案和专业化系统留下空间。
市场时机将决定这种压力会多快显现。专利组合可能早于客户评估数年出现。设备安装、工艺开发、可靠性测试和大批量认证还会带来进一步延迟。
因此，Besi 仍拥有量产历史的优势。ASML 则具备资源、客户触达能力以及对相邻对准技术的控制优势。任何一项优势本身，都不能保证在可接受吞吐量下实现最佳键合良率。
专利轨迹并不能证明量产设备
ASML 仍必须证明，其基于轨道的平台概念能够在客户工艺中快速、洁净且重复地键合实际裸片。
最大的验证缺口很直接。ASML 尚未宣布混合键合机、提供规格、公布客户，或展示由拟议系统键合的器件。公开证据支持的是一项开发工作，而非商业就绪状态。
专利语言有意覆盖广泛技术领域。图纸说明可能的实施方式，但并不表明每个子系统是否已集成构建。它们对成本、设备稼动率、维护或持续良率的揭示也很有限。
吞吐量是 die-to-wafer bonding 面临的重大挑战。每颗裸片可能都需要检查、运输、测量、校正和受控接触。这些操作必须在不让新制备表面于键合前退化的前提下完成。
采用独立载具的轨道系统可以并行运行多个步骤，但也可能在多个夹具和工位之间引入校准工作。每个载具在系统内移动时，必须保持裸片的位置和洁净度。
前馈量测提出了另一项严苛要求。键合前采集的测量结果必须在运输、活化和热效应之后仍然有效。系统必须知道哪些误差可通过机械方式校正，哪些需要通过后续光刻补偿。
从专利中推断接触事件或许最困难。表面必须以受控的方向和压力靠近。过度倾斜会造成接触不完整，而被困物质则可能形成空洞或电性开路。
ASML 在运动控制和测量方面的专长有所帮助，但键合还涉及光刻所不涉及的材料行为。铜膨胀、介电材料特性、表面化学和退火都会影响最终界面。客户评判的是完整的键合结构，而不仅是贴装精度。
当晶圆变成裸片时，颗粒控制也会发生变化。切割会暴露边缘并产生碎屑来源。载具和夹具会接触小型组件，而等离子活化会使表面具备键合条件，同时也更易受污染。
扫描仪的洁净环境具有参考价值，但并不完全相同。ASML 需要能够处理这些键合特有污染物的工艺模块或合作伙伴。SemiAnalysis 将洁净度、接触、前馈量测和裸片处理模块列为尚未解决的领域。
商业问题同样重要。已经在认证 Besi 或另一家供应商设备的客户，不会仅仅因为 ASML 宣布更好的平台规格就更换供应商。他们会比较良率、吞吐量、占地面积、服务响应、集成工作量和总体工艺成本。
认证本身也可能成为现有供应商的防御优势。一旦制造商建立稳定工艺，更换关键工具可能需要新的配方和可靠性工作。当每个键合堆叠中都包含昂贵的已知良品裸片时，这种负担会更大。
ASML 也可能通过联合开发项目进入市场。它长期以来一直通过与客户紧密合作来成熟新的光刻平台。一家领先逻辑制造商可在广泛发布前提供产品晶圆、缺陷分析和工艺反馈。
这种项目仍存在执行风险。客户可能仅将机器用于实验或某一项狭窄工艺。成功的技术评估并不会自动建立具有竞争力的产量或可盈利的服务收入。
存储市场的采用也是另一项不确定性。高带宽存储器为细间距堆叠提供了潜在的大型市场，但行业中存在多种竞争性互连方案。热压键合仍在不断改进，并且已支持重要的 HBM 量产流程。
混合键合必须提供足够的密度、电气效率或制造价值，才能证明改变工艺的合理性。随着连接间距缩小，其优势会更具吸引力；在存储预期产量下，其良率要求也会更加严苛。
这使 HBM 的采用时机尤其不确定。SemiAnalysis 预计，HBM 中的 die-to-wafer hybrid bonding 最早也要到 2029 年才会出现，前提是制造商最终采纳这一方案。供应商不能将预测中的存储器产能爬坡视为已锁定需求。
负责任的结论仍应保持边界。ASML 似乎正在开发大量混合键合知识产权，其中 die-to-wafer 设备是最明确的方向。公开证据尚不能确认发布日期、最终架构或量产性能。
ASML 混合键合专利之后应关注什么
三项信号将表明 ASML 的键合工作正在成为产品、客户工艺，还是仅仅是一个广泛的研究专利组合。
第一个信号是明确的产品证据。这可能包括系统名称、规格表、客户评估公告或键合演示。吞吐量、贴装精度、支持的裸片尺寸和颗粒表现，将使讨论从推断转向可衡量的竞争。
最有力的情况是公布已命名的客户安装。未披露身份的开发设备同样值得关注，但对认证进度的说明有限。量产声明应包含足够背景，以区分实验与持续制造。
如果 ASML 宣布 die-to-wafer 平台，基于专利的论点将显著增强。如果多个披露周期过去仍没有系统或客户参考，商业时间线就应受到更多质疑。沉默不会抹去工程工作，但会削弱即将发布的说法。
第二个信号是键合与光刻之间的协同。ASML 最独特的机会并非一台独立贴装设备，而是一套在键合机、量测系统和先进封装扫描仪之间共享位置与校正数据的流程。
客户应关注有关通用对准标记、坐标图或前馈校正的描述。这些功能将支持 ASML 希望管理更广泛 3D 集成流程的观点，也可解释客户为何可能选择其系统而非成熟的键合机。
XT:260 为这一策略提供了现有终点。ASML 表示，该扫描仪支持较厚和翘曲的键合晶圆，同时提供成像和叠对校正。若有与之连接的键合产品，封装业务扩张将显得经过协同规划，而非机会主义尝试。
第三个信号来自 Besi 及其合作伙伴的竞争反应。产品更新可能揭示现有供应商是否将 ASML 视为近期技术威胁。应关注更高吞吐量、更紧的贴装精度、更好的颗粒控制，或与表面制备设备更深入的集成。
客户认证语言比宽泛市场预测更重要。Besi 可以通过展示重复订单、更多量产客户，以及在高要求逻辑应用上的持续表现来捍卫其地位。其与 Applied Materials 的合作，也可能带来更一体化的工艺方案。
ASML Is Building a Hybrid Bonding Tool 仍是有充分支持的推断，而不是已确认的产品公告。证据已经超越单一推测性专利，但尚未达到商业验证的程度。
这一缺口使下一阶段格外重要。应关注已命名的设备、客户评估，以及键合到光刻之间共享的数据。这三项进展将表明 ASML 正在将其精密平台延伸至堆叠芯片的实体构建环节。
在此之前，专利轨迹会改变竞争格局，但不会决定胜者。Besi 拥有运营经验和已确立的键合地位。ASML 则具备对准技术、客户关系以及发起严肃挑战所需的相邻封装扫描仪。
对于半导体团队而言，实际问题现在已很明确：下一代混合键合工艺会始于最佳的独立键合机，还是始于跨越多台工具的一体化对准流程？首个经过验证的客户部署应会给出答案。
