Intel Panther Lake 拆解显示 18A 已成现实，但尚非密度领跑者
Intel 已推出首款采用背面供电的商用处理器，但 Intel Panther Lake 拆解表明，这并不意味着其制程领导地位会轻易回归。
SemiAnalysis 于 9 月 26 日发布的分析考察了 Intel 18A 晶体管、布线、版图以及 Foveros-S 封装。其核心发现打破了赞誉与质疑两种极端看法。Intel 已将两项困难的制造技术落实为可用的消费级硅片，但 18A 并未在所有先进节点的密度上领先。
这一差异十分重要，因为 Panther Lake 承载的意义超过一款普通笔记本处理器。它证明 Intel 能够以商业规模制造环绕栅极晶体管和背面供电技术，也检验了 Intel 能否修复因多年延期而受损的路线图。
拆解发现，这款产品之下确有实质性的工程进展。不过，Panther Lake 仍结合了 Intel 与 TSMC 的制造能力，而非证明 Intel 能够独自供应所有领先组件。
TSMC 仍是 Intel 必须超越的比较对象。Panther Lake 的高端图形芯粒采用 TSMC N3E，其 I/O 芯粒则采用较旧的 TSMC N6 制程。因此，该封装既展现了 Intel 制造业务的复苏，也反映出其对外部晶圆代工厂的持续依赖。
Intel Panther Lake 拆解究竟发现了什么
拆解确认 Intel 18A 已应用于商用处理器，同时也清晰界定了这一里程碑所能证明的范围。
以 Intel Core Ultra Series 3 销售的 Panther Lake，采用由多个专用部件构成的解耦式设计。计算芯粒、GPU 芯粒和 I/O 芯粒置于一块无源硅基底之上。Intel 将这套封装系统称为 Foveros-S。
两种计算芯粒版本均采用 Intel 18A。较小的四核 Xe3 图形芯粒采用 Intel 3，而较大的 12 核图形芯粒采用 TSMC N3E。两种现有 I/O 芯粒均采用 TSMC N6。
这种划分使 Intel 能将最新制程留给最能从中受益的功能模块。CPU 核心、缓存、神经处理单元，以及若干原本属于系统级芯片的功能，共同集成在 18A 计算芯粒中。
这种安排也限制了 Intel 的制造风险。成熟制程负责模拟接口及其他从前沿晶体管缩放中获益较少的功能。
SemiAnalysis 检查了 PTL-U 计算芯粒、两种图形芯粒和较小的 I/O 芯粒。其 Panther Lake 拆解通过横截面成像和材料分析，考察了芯片表面下隐藏的结构。
由此获得的证据支持若干结论。
首先，18A 采用四层纳米片 RibbonFET 晶体管。RibbonFET 是 Intel 对环绕栅极晶体管的称呼，其中栅极包围堆叠的硅通道，从而实现更严密的电学控制。
其次，PowerVia 将主供电网络移至晶体管层背面。六个已测得的背面金属层通过纳米级垂直连接，为本地器件接触点供电。
第三，Intel 已出货的高性能标准单元库采用 36 纳米 M0 间距。M0 是晶体管上方的第一层局部金属层。Intel 的工艺设计套件也支持更紧凑的 32 纳米选项。
第四，SemiAnalysis 测得的代表性 18A 逻辑密度，与 Panther Lake 更大 GPU 内的 TSMC N3E 逻辑相近。按照该分析模型，它也比 Intel 3 GPU 示例高出 18.6%。
这些结果并不意味着 Intel 18A 成为通用的密度领跑者。SemiAnalysis 认为，其峰值密度仍落后于 TSMC N3P、TSMC N2 和 Samsung SF2。
这一比较也有边界。代表性单元密度并不等同于整颗芯片的晶体管密度。实际设计会混合逻辑、存储器、模拟电路、空白布线空间和专用模块。
即便如此，这项拆解改变了讨论的基础。Intel 18A 不再只是路线图承诺、测试载具或会议论文。它已是一项可被剖开、测量和比较的量产技术。
PowerVia 在改变头条之前，先改变了布线
18A 最重要的机制并不是节点名称上更小的数字，而是将供电布线与信号布线分离。
传统处理器会在晶体管上方的金属层中同时布置二者。电源轨占据靠近器件的宝贵空间，而垂直连接则将电流从更宽的上层向下输送。
PowerVia 将主供电网络移至晶圆背面。随后，纳米级硅通孔将该网络与每个晶体管附近的源极和漏极接触点相连。
Intel Panther Lake 拆解识别出从 M0 到 M14 的正面信号层，也识别出从 BM0 到 BM5 的独立背面供电堆叠。最靠近晶体管的层分别是 M0 和 BM0。
这种物理分离带来了实际优势。信号线不再需要与主电源轨争用相同的局部布线路径。
因此，Intel 可以采用紧凑的五轨逻辑单元结构，同时保留相对充足的局部布线。SemiAnalysis 测得，18A 性能核心逻辑中的 M0 横截面积远大于 N3E 图形矢量引擎。
更宽的导体通常可降低电阻和电流密度。不过，更高、更宽的导线也会增加电容。最终电路表现取决于这些效应之间的平衡。
Intel 表示，PowerVia 最多可将最坏情况下的动态电压跌落降低十倍。电压跌落是指电路电流需求快速变化时，供电电压出现的短暂下降。该公司还宣称，在完成布线的设计中，区块级面积最多可缩减 11%。
这些数据来自 Intel 自身的 18A 工艺数据，因此不应将其视为适用于 Panther Lake 的普遍结果。不同设计、工作负载、标准单元库和物理布局可能产生不同结果。
拆解为实现方式提供了更具体的证据。它发现，背面铜网络通过 nano-TSV 为器件供电，也展示了 Intel 如何在正面采用钼衬里的钨连接和铜质局部布线。
PowerVia 也伴随着成本。Intel 必须处理晶圆两面，并在额外制造步骤中保持对准。背面堆叠也带来了电容、热阻和集成复杂度。
热行为值得关注，因为 Intel 将致密逻辑下方的一部分硅替换为介电材料。这种隔离抑制了纳米片下方不必要的导通，却削弱了通过硅的直接散热路径。
热量必须更有效地通过接触点、布线和封装传导。因此，在持续工作负载下的散热表现将成为重要的系统级测试项目。
RibbonFET 又带来一层工程权衡。Intel 的设计采用四层堆叠纳米片，而 SemiAnalysis 研究的 Samsung SF2 示例采用三层更宽的纳米片。
更多纳米片可增加可用通道宽度，但制造难度也会提高。更窄的纳米片可改善栅极控制，不过量子限域和散射可能影响载流子运动。
这些取舍解释了为何不能仅凭密度评估 Intel 18A。供电、电阻、漏电、电压行为、可制造性和散热都会影响实际可用性能。
该技术的重要性在于，Intel 同时结合了其首款环绕栅极晶体管与首个商用背面供电网络。晶圆代工厂通常倾向于将重大工艺变革分开引入。
Intel 一次承担了两种风险。Panther Lake 证明这种组合结构能够出货，但长期良率和成本仍不在拆解可直接观察的范围内。
Panther Lake 与 Lunar Lake 的对比揭示了渐进式核心与积极整合
Panther Lake 最显著的面积收益来自集成和模块重新设计，而不是对 CPU 核心进行戏剧性的重塑。
Lunar Lake 提供了最清晰的架构参照。两大平台在低功耗配置中均配备四个性能核心和四个低功耗能效核心，也都将图形、媒体、显示和神经处理功能置于 CPU 复合体附近。
Panther Lake 与 Lunar Lake 的比较显示，性能核心占用面积几乎没有变化。然而，Panther Lake 的 Cougar Cove 核心将私有 L2 缓存从 2.5 MiB 提升至 3 MiB。
这意味着 Intel 在大致相同的核心面积内，容纳了多出 20% 的 L2 容量。更多私有缓存可将工作数据保留在更靠近执行单元的位置，减少访问共享缓存或主内存的次数。
共享性能核心 L3 缓存缩小了 14.8%。这一变化进一步表明，Panther Lake 重新分配了内存资源，而非简单扩大每一层。
其 Darkmont 低功耗能效集群比 Lunar Lake 的 Skymont 集群小 5%。这部分缩减主要来自重新组织的 L2 区域及其配套结构。
这些是有意义的改进，但并非彻底的 CPU 重新设计。SemiAnalysis 将核心变化描述为渐进式改动，这为围绕 18A 的关注提供了有益的平衡视角。
更大的结构性变化在于整合。Meteor Lake 和 Arrow Lake 曾为若干平台功能采用独立的系统级芯片芯粒。Panther Lake 则取消了这一有源芯粒。
神经处理器、低功耗核心、内存控制器、媒体引擎、显示引擎和物理接口如今共用 18A 计算芯粒。CPU 的内存请求无需再穿过芯粒间连接，才能抵达内存控制器。
取消这段传输可降低延迟和接口能耗，也从封装中移除了一个有源硅片部件。
代价是模拟和接口电路必须占用昂贵的 18A 面积。这类模块不像高密度数字逻辑那样缩小，因为外部电压和信号完整性要求限制了其几何尺寸。
Panther Lake 的神经处理器展现出最显著的实测缩减。SemiAnalysis 报告称，NPU 5 的面积比 Lunar Lake 的 NPU 4 小 36.9%。
Intel 在保持 INT8 乘加总数不变的同时，将神经计算引擎数量从六个减少到三个。每个新引擎拥有更大的计算阵列，但该设计将其暂存存储器和可编程 SHAVE 处理器减半。
这种整合减少了重复的控制和存储结构。但对于中间数据无法留在较小本地内存池中的工作负载，它也带来了压力点。
NPU 5 新增原生 FP8 支持。FP8 的操作数宽度只有 FP16 的一半，在模型能够容忍较低精度时，可降低存储与传输需求。
两代产品均满足 Microsoft 为 Copilot+ PC 设定的 40 TOPS 神经处理器门槛。Panther Lake 以显著更小的实测 NPU 面积达到这一类别。
产品基准测试表明，这些架构选择带来了实用的系统表现，而不只是好看的显微镜图像。一篇独立的 Panther Lake 评测发现，其能效和集成图形性能表现强劲。
评测也揭示了局限性。一款要求较高的游戏在最高预设下以 1080p 运行时，平均帧率为每秒 24 帧。提高 Windows 性能设置后，结果增至每秒 35 帧。
这一差距很重要，因为 Panther Lake 的高端图形性能依赖一块由 TSMC 制造的 tile。Intel 最显眼的消费级性能成果，并非完全由 Intel 18A 实现。
混合制程封装既是优势，也是承认
Foveros-S 让 Intel 能在并非所有组件都准备好采用 18A 时打造有竞争力的产品，但也意味着 Panther Lake 并非纯粹的代工胜利。
Panther Lake 将计算、图形和 I/O 功能拆分为多个 tile。这些有源 tile 并列放置在一块无源硅基底上，而非将有源逻辑垂直堆叠。
微凸点将每个 tile 连接至该基底内部的精细布线。硅通孔则将信号穿过基底，传向封装基板和主板。
Intel 记录的 Foveros-S 标称连接间距为 36 微米。SemiAnalysis 在一张 Panther Lake 横截面图中测得，局部相邻凸点间距约为 25.24 微米。
更精细的局部间距支持 tile 之间的高密度通信。然而，与单一晶粒内部通信相比，每一条封装连接仍会消耗功耗并引入延迟。
Intel 通过将 CPU 和内存控制器置于同一计算 tile 上，避免了一项重要的跨越。独立的图形 tile 仍必须通过封装互连访问主内存。
更大的图形缓存可以减少这类流量，但无法消除这条链路及其电气成本。
该封装提供了颇具吸引力的制造优势。与一块大型晶粒相比，较小晶粒包含随机致命缺陷的概率更低。Intel 也可以在组合组件之前对其进行测试。
tile 复用可将设计和认证成本分摊到更多产品中。不同的 GPU 与 I/O 选项使 Intel 能够服务多个笔记本类别，而无需为每种型号制造一套过大的设计。
最重要的是，这种安排将最新制程限定在计算 tile 上。Intel 无需立即将每个接口模块或高端 GPU 都迁移至 18A。
较小的 Xe3 GPU 采用 Intel 3，而更大的 12 核版本采用 TSMC N3E。I/O tile 则继续采用 TSMC N6，以复用成熟的物理接口。
这是理性的产品工程决策，但也揭示了打造有竞争力的处理器与展示全面代工领导力之间的差异。
Intel 曾在内部制造其客户端处理器的几乎每一个主要部分。如今的 Panther Lake 则依赖制程专业化、外部晶圆和先进封装。
TSMC 的参与尤其值得注意，因为测得的 18A 计算逻辑和 N3E 图形逻辑具有相近的代表性密度。Intel 仍为更大型的 GPU 实现选择了 N3E。
其中可能有多种解释，包括设计时程、库成熟度、产能、成本和风险。拆解并未确定哪项因素占主导，因此更强的断言将超出证据所能支持的范围。
封装本身也会增加成本。Intel 需要为无源硅基底、die-to-die 电路、微凸点组装、测试，以及键合过程中的潜在损失付费。
较小的 tile 可以提高晶圆良率，但一件完整产品仍需要多块已知良品，以及成功的组装流程。相关的经济衡量指标是可正常工作的封装成本。
这种张力使 Foveros-S 成为 Intel 复苏的核心。它在 Intel 重建制造体系期间提供灵活性，同时也使外界更难评估生产经济性。
Intel 官方的 Panther Lake 架构公告承诺，提供 Lunar Lake 级别的能效与 Arrow Lake 级别的性能。它还预计，相较上一代产品，CPU 和图形性能将提升逾 50%。
这些说法取决于 Intel 所选择的测试与配置。上市系统和独立基准测试，才能更好地证明完整封装是否满足买家的预期。
拆解能够解释面积转移到何处，以及晶粒如何连接；但无法揭示封装成本、生产良率、供应规模，或每一种真实工作负载下的功耗表现。
Intel 18A 是制造里程碑，而非一场已经完成的复兴
Panther Lake 证明 Intel 能够执行先进制程，但要实现领导地位，还需要在数代产品中持续具备可复制的经济性和竞争力。
Intel 的制造问题并非轻微的排程延误。制程节点延期扰乱了客户端和服务器路线图，削弱产品时机，并帮助竞争对手取得优势。
因此，Panther Lake 具有象征性价值。它以实际硅片的形式到来，此前 Intel 已从 Meteor Lake 中的 Intel 4，转向更新服务器产品中的 Intel 3。
Intel 表示，18A 的芯片密度比 Intel 3 提升 30%。其当前资料还宣称，在相同功耗下性能最高提升 18%，或在相同性能下功耗降低 38%。
这些仍是公司数据，而非中立的保证。Panther Lake 的出货实现为分析师提供了实体样本，但并未揭示 Intel 比较背后的全部运行条件。
拆解提供了一个更狭窄、也更站得住脚的判断：Intel 的代表性 18A 计算逻辑在密度上与 TSMC N3E 图形逻辑相当，并超过了测得的 Intel 3 示例。
与此同时，18A 并未从所有当代节点手中夺得峰值密度桂冠。在这项比较中，TSMC N3P 和 N2，以及 Samsung SF2 仍居前。
Samsung 也比 Intel 更早实现环绕栅极量产。其较早节点不包含商用背面供电，这使这些技术具有不同的优势和成熟度特征。
TSMC 的 N2 又增加了一个竞争基准。Intel 必须证明，在竞争对手的节点实现广泛量产后，18A 及其后继制程仍具吸引力。
Intel Panther Lake Teardown 还指出，热成本和电容成本会使简单的营销叙事变得复杂。背面供电改善了布线自由度，但额外结构并非没有代价。
良率仍是最大的未知数。一项技术上令人印象深刻的制程，如果每片晶圆产出的可用晶粒太少，或需要昂贵筛选，仍可能面临困难。
Intel 尚未披露足够的产品专属信息，供外界计算 Panther Lake 的 18A 良率。一次拆解无法从一台可工作的设备中还原那些工厂数据。
代工采用率构成另一项考验。Intel 在内部设计了 Panther Lake，使产品与制造团队能够紧密协调。
外部客户需要成熟的设计工具、可复用的知识产权、可预测的规则和可靠的时间表。一颗内部处理器的成功，并不能自动证明更广泛的代工模式。
独立制程分析为物理证据增加了分量。2026 年 4 月的一项 18A 检测同样识别出 RibbonFET 前端结构，以及 Intel 互连堆叠中使用的材料。
多项物理分析降低了“18A 主要存在于演示文稿中”这一说法的可信度，但商业层面的问题仍未解决。
Intel 目前最有力的主张是执行力，而非绝对领先。它同时引入环绕栅极器件和背面供电，实现量产，并将其置入消费级电脑中。
其较弱的主张则是：一次成功的实现足以恢复 Intel 在 10 纳米延期前所处的地位。制程领先还需要性能、密度、良率、成本、产能和稳定交付。
Panther Lake 通过了第一项可信度考验，但并未决定整场竞争的结果。
三个信号将揭示 Intel 能否复制这一成果
下一阶段取决于制造一致性、外部采用情况，以及 Intel 的后继产品是否减少对竞争对手代工厂的依赖。
第一个信号是 Panther Lake 能否在众多笔记本设计中持续供应。广泛供货将表明，Intel 可以生产足够多可用的 18A 计算 tile，同时以有意义的规模组装混合制程封装。
供货情况应与独立功耗和性能测量一并考量。一款产品可以广泛出货却并不领先；性能很快的产品也可能因供应或成本而在商业上受限。
电池续航、持续 CPU 性能、散热和图形表现，比短暂的峰值跑分更重要。这些测量能够检验晶体管图像无法捕捉的系统级影响。
如果 Panther Lake 能在多个产品周期内保持广泛供应和竞争力，Intel 的制造主张就会更有说服力。配置受限或供应不稳定则会削弱这一主张。
第二个信号是外部客户对 Intel 18A 的使用。Panther Lake 受益于内部设计组织，后者能直接适应 Intel 的制程约束。
可信的代工业务必须支持那些并不共享 Intel 产品路线图或机构知识的公司。这些客户需要可重复的设计支持，并对交付充满信心。
Intel 已将 18A 描述为已可用于客户项目并进入高产量生产。外部芯片设计商公开作出的产品承诺，将提供更严苛的验证。
第三个信号是 Intel 如何分配未来的计算与图形 tile。Panther Lake 更大的 GPU 仍采用 TSMC N3E，而其 I/O 继续采用 TSMC N6。
这一策略在今天是合理的。未来产品将揭示，Intel 能否在不牺牲进度、性能或经济性的前提下，将更多高价值硅片迁移至自有制程。
由 Intel 自制且具竞争力的 tile 占比提高，将强化“18A 建立了可复用基础”的论点。若持续依赖 TSMC，则表明先进封装仍是 Intel 的桥梁，而非终点。
因此，最有用的结论既不是凯旋，也不是失败，而是更为审慎：Intel 借助 Panther Lake 跨越了一道艰难的制造门槛。
这款芯片结合了可用的 RibbonFET 晶体管、商用背面供电和灵活的多 tile 封装。其架构还在缓存、能效核心和 NPU 模块中带来了可测量的面积节省。
不过，Intel Panther Lake Teardown 发现，这是一款通过有选择的妥协打造的产品。就所研究的逻辑而言，Intel 18A 与 N3E 具有竞争力，但并未在每项密度比较中占据主导地位。高端图形 tile 仍来自 TSMC。
关注实际系统、外部 18A 客户以及 Intel 的下一代 tile 分配。这三个信号将揭示 Panther Lake 是开启了可复制的复苏，还是标志着一次精心管理的成功。
