NVIDIA AI 定义工厂从孤立加速器走向完整芯片制造技术栈

NVIDIA 于 10 月 14 日推出了一项新的半导体软件布局，其中包括 cuPotential；该工具在早期访问测试中实现了 2 至 3 倍的潜在加速。NVIDIA AI 定义工厂战略将这一库与仿真、检测、测试和工厂运营连接起来。

关键变化并非某一项基准测试。NVIDIA 正在为芯片制造商此前通过专用工具和独立工程团队处理的工作构建统一计算层。Applied Materials、Cadence、KLA、Lam Research、Siemens 和 Synopsys 正在整合该层的部分能力。

这在互联的 GPU 加速工作流与已深度嵌入半导体生产环节的碎片化计算系统之间形成了鲜明竞争。NVIDIA 获得了广泛的合作伙伴支持，但大多数已公布结果仍是供应商基准测试、选定工作负载或计划中的集成。

NVIDIA AI 定义工厂实际新增了什么

NVIDIA 正将其平台从加速单项计算，扩展到协调半导体全生命周期中的决策。

根据该公司 10 月 14 日的公告，cuPotential 现已开放早期访问。该 CUDA-X 库提供用于模拟原子相互作用的 GPU 加速函数。

这些相互作用会影响材料在沉积、蚀刻及其他制造工艺中的表现。即使底层软件本身已运行于 GPU 上，这类计算仍可能消耗大量计算时间。

NVIDIA 表示，在早期访问测试中，cuPotential 可在现有 GPU 优化工作流基础上再实现 2 至 3 倍加速。Synopsys 是首批采用者之一，正将其用于半导体材料仿真。

该公司还希望开发者将这些函数开放给 AI 智能体使用。在这里，智能体是指能够选择工具、运行仿真、评估输出并决定后续行动的软件。

这一差异很重要。更快的求解器仍需要工程师或应用程序提供每一项任务；智能体则可能管理一系列仿真、比较结果并缩小设计空间。

NVIDIA 并未将 cuPotential 描述为完整的设计系统。它是一个底层库，软件供应商可将其整合进既有工程产品中。

更广泛的技术栈还包括用于电子结构计算的 cuEST，以及用于稀疏线性系统的 cuDSS。这些工作负载贯穿材料研究、器件仿真、封装分析及其他计算密集型物理任务。

Synopsys 报告称，QuantumATK 的早期结果显示，借助 cuEST 有望实现 30 倍加速。该公司还称，使用 cuDSS 后，S-Device 基准测试实现了 12 倍加速。

QuantumATK 在原子尺度上模拟材料和器件。S-Device 则模拟半导体器件在电气、热和物理条件下的行为。

Cadence 正将 CUDA-X 库、NVIDIA Nemotron 模型与其自有工程软件结合。据称，其 AuraStack AI Super Agent 借助 Cadence Celsius 和 cuDSS，可将先进封装的热和应力优化速度提升至 8 倍。

COMSOL 报告称，借助 cuDSS，仿真加速最高可达 10 倍。Voltai 表示，其 Voltaire 平台可将部分复杂封装仿真工作流从数月压缩至一天。

这些数字涵盖不同的工作负载、硬件配置和基线，不应被视为同一可比性能排行。

更重要的是共同方向。半导体软件公司正将 GPU 加速置于传统工程应用和新型智能体驱动工作流之下。

NVIDIA 对 AI 定义工厂的定义也超出了设计范畴，涵盖材料建模、虚拟工艺开发、检测、测试分析、设备维护和工厂级数字孪生。

这种广度使该公告有别于普通的库发布。NVIDIA 希望其计算技术栈能够支撑芯片设计与实体生产之间的完整反馈闭环。

目前的产品状态仍不完全一致。cuPotential 处于早期访问阶段，而 NanoVDB 已作为 OpenVDB 中的开源软件提供。

NVIDIA NPP 是其 GPU 图像处理库，随 CUDA Toolkit 一同发布。Lam Research 计划在 2026 年底前推出由 NanoVDB 加速的 SEMulator3D 功能。

因此，该产品组合既包含可部署组件，也包含面向未来的集成计划。读者应区分已可用的软件、已排期的产品和早期演示。

为什么仿真速度成为新的制造瓶颈

压力源于工程师必须验证的物理相互作用数量，而不只是原始算力的不足。

先进芯片结合了更小的特征尺寸、新型晶体管结构、高密度封装和更严格的功耗限制。一项设计变更可能影响热、应力、电气行为、可制造性和长期可靠性。

因此，工程师在将设计或工艺变更投入昂贵的实体生产前，需要评估更多变量。这增加了对原子、器件、腔体和工厂仿真的需求。

Applied Materials 展示了这条链路。其 Ginestra 平台将材料属性和缺陷与对器件性能的预测联系起来。

NVIDIA 关于该 数字化开发模型 的技术说明称，Ginestra 通过 cuDSS 实现了最高十倍加速。该比较以仅使用 CPU 的方法为基线。

同一说明称，一项密度泛函理论工作流从使用 64 个 CPU 核心时的五天，缩短至约两小时。该运行使用了一块 NVIDIA B200 GPU 和 cuEST。

密度泛函理论利用量子力学估算电子行为。半导体研究人员用它在开展高成本实验室实验前研究材料。

Applied Materials 还报告称，其 ACE+ 平台的形貌仿真速度最高提升 35 倍。形貌仿真用于预测制造工艺如何塑造晶圆上的微观结构。

更快的计算带来的变化不止是缩短等待时间。它们还能让工程师在同一开发周期内评估更多材料、工艺配方、几何结构和运行条件。

这正是 NVIDIA AI 定义工厂背后的机制。GPU 加速扩大了虚拟实验的数量，而 AI 系统帮助选择和解读这些实验。

当每项实验都会与其他多项实验相互作用时，这种组合的价值更高。一种有前景的材料仍需匹配适宜的工艺条件、器件行为、封装、检测和工厂运营。

Lam Research 正将类似方法用于晶圆工艺建模。其 SEMulator3D 软件可构建半导体制造步骤的虚拟表示。

Lam 计划将适用于稀疏三维数据的紧凑结构 NanoVDB 集成至该平台。NVIDIA 表示，该集成预计可将选定的晶圆蚀刻建模速度提升最高 30 倍。

稀疏数据结构避免在三维场景中的空白区域和已占用区域投入同等资源。在合适的仿真中，这可以减少内存使用和计算时间。

Lam 还在使用 PhysicsNeMo，这是一个面向物理信息 AI 模型的开放框架。NVIDIA 表示，这项工作已将部分等离子体预测仿真从数天缩短至毫秒级。

这一结果并不意味着毫秒级模型能够取代所有详细的等离子体仿真。经过训练的替代模型可在其训练数据所覆盖的条件范围内提供快速预测。

工程师仍需要更高保真度的计算和实体测量来建立这些数据。他们还需要确认替代模型在陌生运行条件下是否仍然准确。

详细仿真与快速近似之间的这种关系是该战略的核心。高成本求解器可生成可信示例，而 AI 模型让重复探索变得可行。

Luminary 提供了另一个封装案例。该公司利用 PhysicsNeMo 预测不同封装配置下的温度、压降和热应力。

该公司表示，工程师能够在相同进度内探索多出 100 倍的设计。该说法针对的是设计空间覆盖范围，而非完整工程工作流的普遍 100 倍改进。

芯片制造让这些收益具有极高的重要性。在制造前发现薄弱设计，远比在晶圆进入生产后才识别出来更有价值。

但仿真速度本身并不能提高良率。模型必须反映相关物理规律、接收准确输入，并与实际制造决策相连接。

软件还必须符合强调可重复性的认证流程。半导体团队不能仅因某项新基准测试运行更快，就轻易替换已验证的方法。

这使既有工具供应商处于关键位置。NVIDIA 提供库和计算基础设施，而合作伙伴决定这些组件如何进入受信任的工程环境。

这种合作结构降低了采用摩擦，但也意味着 NVIDIA 的进展取决于产品路线图、集成质量和其无法直接控制的客户验证。

平台布局覆盖设计、检测和运营

NVIDIA 最有力的论点是：一个加速基础可服务于众多专业工具，同时无需取代其领域专长。

Cadence、Synopsys 和 Siemens 在电子设计自动化（EDA）领域占据关键位置。它们的软件帮助工程师设计、验证芯片并为制造做好准备。

Applied Materials、Lam Research 和 KLA 等设备公司则更接近实体生产环节。其系统塑造材料、运行工艺、检测晶圆并分析缺陷。

NVIDIA 正在将 CUDA-X、其 GPU、Nemotron 模型和 Omniverse 库定位于两类公司之间。这在原本各不相同的产品之下构建了一层共享基础。

Cadence 扩展后的 智能体设计套件 展示了该平台如何超越单一任务。该公司正在将加速计算用于分析、优化和设计。

Cadence 报告称，某一 Clarity 3D Solver 配置的性能最高提升五倍。其比较对象是八台 RTX Pro 6000 GPU 服务器与一套等效的 CPU 解决方案。

该公司还称，在该示例中，实现同等性能的成本可降低至四分之一。这类比较高度依赖工作负载、利用率、许可方式和系统配置。

Micron 正将 GPU 加速的 Cadence 技术和智能体 AI 整合至其高带宽内存设计流程，目标是在保持验证准确性的同时加快迭代。

Larsen & Toubro Semiconductor 正在使用 NVIDIA 加速的 Cadence Spectre X Simulator。Cadence 称，该工具可将该公司的下一代芯片开发速度提升最高五倍。

Synopsys 正将其 AgentEngineer 产品与 Nemotron 模型和 NVIDIA NeMo 连接。这些产品面向覆盖设计和验证的任务。

Siemens 正在其用于芯片图形优化和掩模准备的软件 Calibre 中使用 cuLitho。其 Solido 团队也在利用 Nemotron 和 NeMo 开发由智能体驱动的表征工作流。

与新发布的 cuPotential 相比，光刻相关工作拥有更长的历史。NVIDIA 于 2023 年与 ASML、TSMC 和 Synopsys 共同推出了 cuLitho。

在那次 cuLitho 发布中，NVIDIA 宣称其性能最高可比当时的 CPU 方案快 40 倍。该公司还预计，500 套 DGX H100 系统可在某些计算光刻工作负载中替代 40,000 套 CPU 系统。

计算光刻用于计算光学系统、掩模和工艺效应如何在晶圆上形成图案。随着芯片特征尺寸逼近物理极限，这类工作负载变得愈发困难。

当前公告扩展了此前的战略。NVIDIA 正围绕其光刻工作增加用于原子建模、稀疏模拟、图像处理和数据分析的库。

制造检测是一项尤为实际的扩展。晶圆厂会收集大量图像和传感器数据，以便在缺陷降低良率前识别它们。

KLA 将其生产内核中的知识贡献给了一个 NPP 归一化互相关内核。归一化互相关用于衡量图像或图像区域之间的相似度。

NVIDIA 表示，所得内核的运行速度比早期 CPU 版本快 50 倍。据称，其性能可与 KLA 手工调优的实现相当。

这一案例既展示了机会，也揭示了竞争张力。可复用的 NVIDIA 库能够接近专用代码的性能，可能减少不同产品间重复进行优化的工作。

不过，KLA 的参与也表明，领域专业知识仍不可或缺。通用库无法独立发现 KLA 工作流背后的生产模式、约束条件或调优决策。

Teradyne 正在将 NPP、RAPIDS cuDF 和 CuPy 用于图像传感器测试和探针维护。该公司报告称，在识别性能退化探针方面，推理速度约提升 85 倍。

Imec 正在利用 NVIDIA 计算能力去除扫描电子显微镜图像中的噪声。该机构还将 cuLitho 应用于工艺窗口光学邻近校正。

Imec 报告称，光刻工艺窗口提升了 30%。工艺窗口指仍能产出可接受结果的制造条件范围。

Advantest 已将 Nemotron 和 NVIDIA Kumo-Anomaly 集成至其 ACS RTDI 生产分析系统。该系统运行于 Grace Blackwell 系统上，并为测试单元推荐纠正措施。

该公司还使用 NeMo Switchyard 智能体实现模型选择自动化。NVIDIA 表示，该工作流将部分响应时间从数小时缩短至数分钟。

这一技术栈还通过数字孪生延伸至工厂运营。数字孪生是对设备、流程或整个设施的软件化表示。

Applied Materials 使用 Omniverse 库对晶圆厂布局和物料流进行建模。其自身的制造概述描述了在实体部署前进行虚拟测试的做法。

FANUC 和 Foxconn 正在将机器人模型连接至一项 Omniverse 蓝图。其目标是在工厂孪生环境中模拟并验证机器人操作。

OMRON 正在开发结合视觉检测数据、设备文档和制造知识的智能体。这些智能体面向印刷电路板分析、故障排查和质量控制。

这些案例共同构成了 NVIDIA 的平台论点：一个通用计算层能够在设计、模拟、检测、测试和运营之间传递信息。

这一方法并不会取代专业供应商。它使其产品日益依赖于一套共享的 NVIDIA 库、模型和硬件接口。

这种依赖关系正是其战略价值所在。NVIDIA 无需制造设备或拥有主导性的 EDA 套件，便可扩大其在半导体生产中的角色。

加速数字无法证明什么

该公告显示出广泛的技术势头，但尚未证明其能在整个生产体系中提升良率、产能或运营成本表现。

大多数公布的数据衡量的是特定内核、求解器、模型或配置。它们并未反映设计一颗芯片或认证一个晶圆厂工艺所需的完整时间。

更快的计算仍可能只是更长工作流中的一小部分。数据准备、人工审查、验证、排队和实体实验仍可能主导整体进度。

对比所采用的基准也各不相同。一些将 GPU 与仅使用 CPU 的系统比较，另一些则将新库与早期实现比较。

硬件数量、精度设置、问题规模、内存限制和准确性要求都会改变结果。若没有一致的方法，读者无法将 30 倍的结果直接与 85 倍的结果相比较。

部分说法还描述的是潜在、预期或计划中的性能。Lam 的 NanoVDB 集成目标是在 2026 年底前发布，而非目前已广泛可用。

CuPotential 仍处于早期访问阶段。其 2 至 3 倍的提升来自对已经过 GPU 优化的工作流进行的早期测试。

早期访问让开发者可在正式普遍可用前评估接口和性能，但并不保证其在每一种受支持系统或模拟类型上都具备稳定行为。

智能体工作流带来了另一项验证挑战。智能体或许能更快、更频繁地运行工具，但自主性引入了工程师必须审计的决策。

模拟结果可能在数值上有效，却应用于错误的假设。智能体也可能选择不合适的模型，或在探索重要失效条件前停止。

半导体设计和制造要求可追溯性。团队需要记录，以显示每个结果由哪些数据、工具版本、配置和决策产生。

他们还需要为智能体行为设置边界。推荐工艺设置的系统，其运营风险低于直接更改生产设备的系统。

NVIDIA 的公告涵盖了辅助与自主两种能力，但并未为每一种部署提供统一的成熟度等级。每个合作伙伴控制着工作流的不同环节。

训练数据的质量构成另一项约束。物理 AI 模型从模拟、测量数据或二者中学习。

如果数据遗漏了罕见缺陷或运行条件，快速预测可能会自信地得出错误结论。工程师必须测试模型是否能泛化到其原始设计空间之外。

数字孪生也面临类似限制。一个视觉上细节丰富的工厂模型，并不会自动成为对周期时间、物料流、维护或良率的忠实预测器。

孪生体必须与设备行为和生产数据保持同步。否则，团队可能优化的是一个已不再符合实体晶圆厂的表示。

集成成本同样重要。成熟的半导体工具包含多年的定制内容、认证数据、脚本和企业特有流程。

将计算迁移至新的加速库可能需要跨多个设计进行验证。团队必须确认结果仍然准确、可重复，并能与下游系统兼容。

平台的广度带来了潜在锁定效应。当库、模型、硬件、数字孪生和合作伙伴应用共享 NVIDIA 接口时，切换计算平台会变得更困难。

这并不意味着采用该平台是不理性的。统一技术栈能够减少工程重复工作，并提升互操作性。

买方仍应区分开放组件和由供应商控制的依赖项。NanoVDB 是开源的，而工作流的其他部分依赖于 CUDA、NVIDIA 硬件或商业合作伙伴产品。

竞争压力将来自多个方向。CPU 供应商可以改进专用指令，而云服务商可以提供替代性加速器。

EDA 和设备供应商也可以保留可移植后端，或开发自己的 AI 层。其客户可能因成本、供应、安全或监管原因而要求灵活性。

因此，NVIDIA 的合作伙伴既是协作者，也是守门人。他们受益于加速计算，但也决定 NVIDIA 能在多大程度上影响客户关系。

缺乏独立、生产规模的证据，是当前最主要的未决问题。供应商基准测试是有用的工程信号，尤其是在合作伙伴明确指出所涉及工作负载时。

但它们不能替代对良率、设备可用性、开发时间、能源使用或晶圆产出的实测变化。

NVIDIA 在其发布内容中承认了相关不确定性。其前瞻性声明将市场接受度、集成性能、缺陷、竞争以及对第三方的依赖列为相关风险。

这些保留事项并未否定基准测试结果。它们明确了这些结果所能证明的内容：单项工作负载正在加速，而整个工厂范围的价值仍有待验证。

三个信号将显示该战略是否进入生产阶段

下一项考验是，更快的组件能否成为运营中半导体组织内部可重复、经认证的工作流。

第一个信号是 cuPotential 从早期访问走向更广泛可用的路径。开发者需要稳定的接口、明确记录的准确性预期、硬件支持，以及超出初步演示的集成能力。

材料和器件模拟供应商的更广泛采用，将强化 NVIDIA 的平台主张。若仅限于选定基准测试中的使用，则表明其角色较为有限。

应关注合作伙伴是否公布包含工作负载说明和准确性标准的可比结果。可复现的基准测试将比更多孤立的加速数字更具说服力。

第二个信号是 Lam Research 计划于 2026 年底前发布的 SEMulator3D。它提供了一个明确的截止时间，以及一个具有代表性的面向生产的产品。

已发布的 NanoVDB 集成将表明，开放式 3D 加速能够进入成熟的工艺建模平台。客户认证或部署细节将提供更有力的证据。

延迟并不会否定这项技术。它将表明，产品集成和验证所需时间比库级基准测试所暗示的更长。

第三个信号是将加速与晶圆厂成果联系起来的证据。最有价值的披露将涵盖良率、工艺窗口改进、检测吞吐量、设备正常运行时间或周期时间。

NVIDIA 和 TSMC 此前曾描述一项广泛的晶圆厂计算部署。未来更新可显示这些系统是否从技术赋能走向可衡量的运营成果。

同样的标准也适用于 KLA、Applied Materials、Advantest、Teradyne 和其他合作伙伴。内核性能很重要，但生产指标决定经济价值。

这些信号也揭示了谁控制着最终的软件层。如果每个合作伙伴都提供兼容的智能体和数据接口，NVIDIA 将获得一个连贯的工业平台。

如果部署仍然孤立于各个产品内部，结果将更像传统的硬件加速。这仍然有价值，但其战略扩张性会更弱。

开发者应关注智能体与经过验证的工程工具之间的接口。安全自动化需要权限控制、可追溯的工具调用、受控的数据访问和可复现的输出。

企业买方应询问基准测试时间在完整工作流中所处的位置。他们还应要求提供准确性阈值、认证要求和回退程序。

支持这些项目的知识工作者还面临着一个不太显眼的挑战：更快的仿真会产生更多报告、假设、配置和评审决策。

团队需要可靠的方法将这些成果关联起来。缺少这一背景时，额外的计算吞吐量可能只会带来更多信息，却无法改善决策。

因此，NVIDIA 的 AI-defined fabs 战略考验的是整合能力，而不只是 GPU 性能。这些库已表明，专用半导体计算可以实现更快的运行速度。

尚未得到解答的问题是，合作伙伴能否将这些收益转化为贯穿设计、制造、检测和运营的可信反馈闭环。

未来几个月，请关注 cuPotential 的可用性、Lam 对 SEMulator3D 的交付，以及与实际晶圆厂成果相关的合作伙伴披露。如果这些信号相互印证，NVIDIA 所建立的将不只是一些加速器，而是一个面向芯片制造的通用计算层。若发布延期，或生产指标始终未见披露，这一公告仍将代表技术进展，但其更宏大的平台主张仍有待证明。对于工程师和企业采购方而言，务实的行动方向很明确：要求提供针对特定工作负载的证据，区分已可用产品与路线图，并在完整且经过验证的流程中评估每一项加速效果。