北京大学硅光芯片实现 3.2 Tbps，但实验室纪录并非可出货产品
北京大学研究人员将一款硅光芯片推至 3.2 太比特每秒，挑战了纯硅调制器可扩展能力的既有认知。这项实验结合了八个光学通道，每个通道承载 400 吉比特每秒的数据，并采用神经网络信号处理。其意义在于这种组合，而不只是标题中的总容量。
北京大学的硅光成果针对的是 AI 计算集群内部日益突出的难题。加速器能够处理海量工作负载，但仍需要高效链路来传输模型参数、激活值及其他数据。随着带宽提升，铜连接越来越难以延伸；而光学组件也面临成本、功耗和制造方面的限制。
研究人员利用慢光结构增强光与硅之间的相互作用，随后应用人工神经网络来校正接收信号中的失真。这种方案使该研究可与薄膜铌酸锂等替代调制器材料比较，也可与正迈向客户评估阶段的商用 3.2 Tbps 光子引擎对照。
这种区别很重要。团队报告的是一项大容量传输实验，而非一套已完成封装、可供部署的收发器。该成果确立了一条供应商可继续探索的技术路径，但制造良率、链路总功耗、封装及实时处理仍是悬而未决的问题。
北京大学硅光成果实现 3.2 Tbps
核心成果是一款纯硅八通道调制器芯片，在实验室条件下实现了总计 3.2 Tbps 的传输能力。
这项工作于 2025 年 7 月 16 日发表于 Nature Communications。作者来自北京大学、加州大学圣塔芭芭拉分校、北京信息科技大学、鹏城实验室及其他研究机构。
论文介绍了一款采用八通道波分复用的芯片。波分复用（WDM）通过不同颜色的光传输独立数据流。每个通道均采用四电平脉冲幅度调制，即常称的 PAM-4，实现了 400 Gbps。
PAM-4 通过四个信号电平表示每个传输符号中的两个比特。它已是高速数据中心网络中的重要格式。与围绕高度专用调制格式构建的成果相比，采用该格式使这项实验更具产业相关性。
八个通道合计实现了 3.2 Tbps 的总数据容量。研究人员报告称，误码率低于硬判决前向纠错阈值。该阈值表明，传统纠错机制能否以足够可靠的方式恢复传输数据，使其满足通信链路要求。
有源调制区域尺寸为 4 毫米乘 0.5 毫米。该面积实现了报告中的 1.6 太比特每秒每平方毫米芯片内数据速率密度。该阵列采用标准 90 纳米光刻工艺，在 200 毫米绝缘体上硅晶圆上制造。
这一制造细节支撑了论文中最重要的一项主张。慢光调制器采用纯硅，并具有与商用硅光子代工厂兼容的特征尺寸。其调制部分无需键合新的光学材料。
单个调制臂长度仅为 249 微米。该芯片还展示了 90 吉赫兹的电光带宽、0.82 伏特厘米的调制效率，以及覆盖 1,550 纳米附近 7 纳米范围的光学通带。
这些指标描述了设计中相互关联的不同部分。带宽表明调制器的响应速度；调制效率反映改变光信号所需的电压和器件长度；通带则显示该结构能够有效利用的光谱范围。
传统硅调制器往往迫使设计人员在效率与带宽之间取舍。更长的器件可增强光与物质的相互作用，但也会占用更多面积，并可能引入电学限制。更短的器件提高了密度，但通常在给定驱动电压下提供的相互作用较弱。
团队的慢光结构改变了这种平衡。它采用含有级联谐振元件的周期性波导，使光在紧凑区域内拥有更长的有效相互作用时间。研究人员将该结构设计为增强相位调制，同时避免将可用光学带宽收窄至不切实际的程度。
论文的辅助测量结果和绘图数据可通过其公开的研究数据集获取。这使实验记录更便于检视，尽管复现完整链路仍需要专业制造和测试设备。
因此，这并非孤立的峰值速率读数。该实验连接了紧凑型调制器设计、八通道运行、标准信令格式和误码率测量。这一组合为工程师评估该架构提供了更清晰的依据。
不过，这一成果不应被误认为是完整的 3.2 Tbps 光模块。它并未证明生产良率、连接器可靠性、现场使用寿命，或全部配套组件的功耗。这些系统层面的问题决定了实验室设计能否成为实用基础设施。
AI 数据流量正在给芯片间链路施压
更快的加速器只有在周边链路能够提供带宽、且不会消耗过多功耗与散热预算时，才能提升光网络的价值。
AI 集群将计算分布在众多加速器之间。训练大型模型要求这些设备频繁交换数据，有时经由计算域内的纵向扩展连接，有时则通过更广泛的横向扩展网络。
缓慢或拥塞的互连会让昂贵的处理器处于等待状态。高功耗互连同样会与这些处理器争夺电力和冷却资源。这使网络效率成为系统级约束，而不再只是次要组件规格。
电连接在短距离内仍然有效，但更高的信令速率令其设计难度上升。损耗随频率增加，信号完整性对封装更敏感，重定时器还会增加功耗。大量粗铜走线也会占据高密度加速器封装周围的宝贵空间。
光链路通过光纤传输数据，避免了部分随距离增加的电学损耗。硅光子学之所以具有吸引力，是因为设计人员可利用与半导体制造相关的工艺，在晶圆上制造光学组件。它有望实现高度集成，并为更大规模生产提供路径。
北京大学的硅光研究聚焦调制器，即将电数据流转换为光变化的器件。将每条通道提升至 400 Gbps，意味着链路可利用更少的通道、光纤、驱动器和相关接口，实现既定总容量。
只有在更快通道仍可控的情况下，这种减少才有价值。更高的串行速率会放大非线性失真、噪声、时序误差和带宽限制。名义上速度很快的调制器，并不能保证接收器能够准确区分 PAM-4 电平。
研究人员利用神经网络均衡处理了这些损伤。均衡器估计通信信道如何扭曲信号，再对这种失真进行补偿。实验采用双向门控循环单元，即 bi-GRU，用于分析接收样本序列之间的关系。
神经网络帮助从各通道恢复 400 Gbps PAM-4 信号。这也是为何仅将该研究描述为 AI 数据中心芯片会遗漏一个重要细节：AI 并非作为应用运行在光子芯片上；机器学习是实现所报告传输速率的信号处理方法之一。
实验是在接收后对采样信号进行离线处理。高速示波器先采集波形，随后神经网络对其进行分析。这种设置适合验证思路，但无法证明量产均衡器的成本、延迟或能耗。
已部署的收发器需要在专用电子设备中进行实时处理。其设计人员必须确定神经均衡器是否能纳入可接受的功耗预算，以及更简单的近似方案能否保留其大部分性能。
这同时给多类厂商带来压力。光学组件制造商需要更快的调制器；数字信号处理器供应商需要高效均衡技术；封装企业则必须在不引发可靠性或散热问题的前提下，将光学器件布置得更接近交换机和加速器。
网络运营商面临的是另一项决策。他们必须选择何时采用更快的光学代际技术，以及是将可插拔模块保留在系统边缘，还是让光学器件更接近计算硅芯片。
这项研究并未解决这些架构选择。它强化了这样一种判断：即便在每个光学波长 400 Gbps 的速率下，纯硅仍应在这些方案中占有一席之地。
慢光与神经均衡拓展纯硅潜力
其机制是在硅内部增强光学相互作用，并在传输后借助软件辅助校正。
硅是制造高密度光学电路的优异材料，但并不适合所有光学功能。它的电光响应使高速调制成为可能，但设计人员必须谨慎平衡效率、带宽、器件长度和失真。
其他平台尝试利用不同材料改善这些特性。薄膜铌酸锂具有强电光特性和低光损耗；磷化铟可集成光源与高速有源组件；混合设计则将这些材料与硅波导相结合。
北京大学团队转而探索标准纯硅平台所能达到的极限。其答案依赖于工程化慢光，而不是将一个数据比特在物理上长时间存储起来。
周期性波导改变了光的色散，增强了光场与电控区域之间的相互作用。这使紧凑型相位移器能够产生有效的调制效果。该设计采用马赫-曾德尔干涉仪，将受控相位差转换为输出强度变化。
紧凑型调制器有助于提升密度和效率，但慢光器件也可能引入敏感性和失真。谐振行为还可能使某些光子组件依赖于严格控制的波长和温度。
研究人员表示，其结构提供了足够宽的光学通带，无需逐一调整谐振波长。他们还报告称，该链路不需要额外的热电冷却器平台。如果这些特性能够在量产器件和实际运行条件下保持，将有助于简化未来系统。
神经均衡器处理了问题的另一部分。PAM-4 将四个幅度电平安排得比二进制信号的两个电平更为接近。失真可能使这些电平边界变得模糊，尤其是在符号速率接近调制器和接收器极限时。
循环神经网络可以建模基础线性均衡器可能无法消除的非线性和时变效应。在报告的测试中，bi-GRU 会沿捕获序列双向处理信息。由于一个样本的估计会利用周围上下文，这有助于改善重建效果。
研究人员还考察了复杂度更低的方法。他们更广泛的目标并不只是应用可用的最大模型。商业实现需要在误码率、计算量、延迟和电功耗之间取得务实的平衡。
这一机制形成了一个不同寻常的反馈循环。AI 工作负载催生了对更快数据中心互连的需求。随后，神经网络处理帮助光链路承载更多数据。更快的链路又可以反过来支持规模更大的分布式 AI 系统。
这一循环在概念上很有吸引力，但核算必须涵盖每一个组件。将复杂性从光学器件转移到电子处理并不会让它消失。有意义的比较必须衡量完整的发射器、接收器、均衡器、激光器、驱动器和散热路径。
测试装置包括高速任意波形发生器、商用电放大器、光放大器以及每秒 256 千兆采样的示波器。这些仪器有助于隔离器件性能，但不能替代可部署的收发器电子设备。
因此，这篇论文应被视为一项器件和链路演示。它表明，设计人员通常假设的效率与带宽之间的权衡并没有那么僵化。它并未证明神经均衡没有成本，也未证明慢光调制器已经准备好进入超大规模采购。
这一结果仍然重要，因为它拓宽了设计空间。如果工程师能够在简化电子设备的同时保留光学特性，纯硅方案就可能在此前通常与更复杂材料组合相关的通道速率上展开竞争。
商用 3.2 Tbps 芯片树立了更高的实用门槛
这款研究芯片正与其他光学路线竞争，但其真正的对手是实验室容量与可制造链路之间的鸿沟。
3.2 Tbps 的标称容量本身已不再独一无二。多家供应商和研究团队正通过不同的通道数量、波长、调制器材料和封装策略瞄准这一聚合速率。
OpenLight 于 2026 年 3 月宣布推出 3.2T DR8 光子集成电路样品。DR8 指八条并行光通道。其器件在硅光子平台上采用集成式磷化铟激光器和 448 Gbps 电吸收调制器。
OpenLight 表示，其 3.2T 光子电路 在满负荷运行和 80 摄氏度时的功耗低于 2 瓦。该公司将这一数据折算为该电路每比特约 0.63 皮焦耳。
这是该公司针对其光子集成电路提出的主张，并不一定代表完整收发器的能耗。尽管如此，它说明了学术设计最终必须面对的商业基准。客户在评估吞吐量的同时，也会评估功耗、温度、封装、激光器集成和认证。
NewPhotonics 也介绍过一款采用八个 448 Gbps 通道的 3.2 Tbps DR8 发射器。其设计结合了激光器、调制器和光信号处理器。该公司表示，光域均衡能够减少部分电信号调理需求。
这些竞争者说明了纯硅路线为何引人关注。混合器件可以加入具有更佳有源光学特性的材料，但其集成和制造流程可能更加复杂。只要能够达到必要性能，纯硅就提供了一条可能更简单的代工路径。
这种比较并非简单地将纯硅与磷化铟或铌酸锂对立起来。每种架构都以不同方式分配复杂性。一种方案可能采用性能更强的材料，另一种可能需要更强的数字均衡，还有一种则可能接受更严格的热控制。
浙江大学和之江实验室在 2026 年开展的另一项研究提出了一种 3.2 Tbps O 波段硅光输入输出架构。其 32 通道设计 采用 PAM-4 通道，并结合复用器、微环调制器、解复用器和光电探测器。
该架构以更多、但单通道速率更低的通道实现了相同的聚合指标。这一对比表明，仅看总容量并不能提供完整图景。通道速率、通道数量、波段、面积、能耗、封装和控制开销都会塑造实际结果。
采用更少、更快的通道可以降低光学和封装复杂度，但也对高频电子设备和信号完整性提出更高要求。采用更多通道则放宽了每通道速度要求，却增加了组件、布线和波长管理。
北京大学的硅光芯片选择了八条高速通道。其紧凑的调制面积使这一路线对高密度光输入输出颇具吸引力。然而，已发表的实验并未将所有激光器、驱动器、接收器和处理单元集成到一台封装引擎中。
商用供应商必须在产品送样前解决这些集成问题。他们还必须在制造差异和不同温度范围内对器件进行表征。认证需要时间，因为数据中心运营商期望组件能在持续运行下保持稳定。
因此，这项学术成果在器件层面对替代材料路线施加压力，而商用产品则在系统层面对其施加压力。400 Gbps 的纯硅通道在科学上值得关注；能够让客户部署的合格模块则是另一项成就。
3.2 Tbps 这一数字并未证明什么
最大的未知数在于，测得的光学性能能否经受实时处理、封装、热变化和批量生产的考验。
实验中的误码率低于前向纠错阈值，但依赖离线处理。这种方法让研究人员无需先为实时执行设计定制硅芯片，即可测试复杂算法。
它也推迟了一个重大的工程问题。bi-GRU 可能需要重复矩阵运算，并访问序列中的样本。要以每秒数百千兆比特的速度实现它，可能需要大量并行处理能力。
具体成本将取决于量化、模型规模、内存访问、电路架构和允许的延迟。论文包含降低均衡复杂度的工作，但并未提供一款完成的收发器处理器，也未测量其实时能耗。
光学实验还使用了外部实验室设备。光放大补偿了损耗，而高端示波器捕获了接收波形。可部署的链路需要紧凑型接收器和电子电路，以便在不依赖实验室仪器的情况下实现足够的灵敏度。
封装会引入额外损耗。光纤必须高效耦合到芯片中，电信号必须在不过度劣化的情况下到达调制器，周围电子设备产生的热量也必须保持受控。如果封装增加过多损耗或功耗，在裸片上测得的微小改进可能会消失。
制造差异带来了另一项考验。慢光和谐振光子结构可能对波导几何形状的微小变化十分敏感。90 纳米光刻工艺在商业上已很成熟，但这并不自动保证每种光学结构都能获得高良率。
研究人员报告称，所演示芯片具有 7 纳米的光学通带，并且无需单独调节波长即可运行。生产测试需要证明，这些特性能够在不同晶圆、制造批次和工作温度下保持多高的一致性。
实验中没有额外使用热电冷却器，这一点令人鼓舞。但这并不能证明封装产品可以在高温加速器或交换芯片旁无需热控制地运行。
另一个限制涉及传输距离。该标称结果描述的是通过实验链路的容量，而不是每个数据中心都能以 3.2 Tbps 传输的通用距离。链路性能取决于光纤长度、光功率、接收器灵敏度、连接器以及所需的误差裕量。
“纪录”一词也需要谨慎界定。论文描述的是，作者认为在采用 PAM-4 的标准纯硅光子平台上报告过的最高单通道速率。它并未宣称在所有光学技术或所有多通道架构中拥有最高容量。
这一更窄的主张仍然意义重大。由于效率和失真限制，纯硅调制器在极高速度下历来面临质疑。这项研究为这些质疑提供了更有力的实验反例。
然而，一枚成功的研究芯片并不能抹去竞争材料的优势。铌酸锂可以提供出色的线性度和带宽。磷化铟可以提供高效激光器和电吸收调制。等离激元器件则追求极小尺寸和高速，同时面临不同的损耗和制造挑战。
因此，恰当的结论是有条件的。慢光和 AI 均衡扩展了硅方案已展示的性能。其系统价值仍取决于在实验室外获得这些性能需要多少电子和封装开销。
读者还应区分论文发表时间与新闻报道再次升温的时间。同行评审论文发表于 2025 年 7 月，即使这一发现出现在后续的科技新闻信息流中也是如此。这一事件是重新受到关注的研究成果，而非 2026 年 10 月新宣布的商业发布。
这一时间线不会削弱其科学价值。它改变的是读者对下一步的预期。相关问题不再是实验是否发生过，而是后续工程工作是否已将该设计推进到实时和封装验证阶段。
三个信号将表明该芯片是否重要
实时均衡、封装链路测量和可重复制造将决定这一架构能否超越研究里程碑。
第一个信号是每通道 400 Gbps 的实时演示。研究人员或商业合作伙伴需要用可部署电子设备替代离线示波器处理。最有力的证据应包括在持续流量下测得的延迟、误码率和均衡器总能耗。
这样的演示将强化神经均衡是链路实用组成部分而非实验室重建技术的论据。如果通道速率显著下降，或电子功耗要求很高，这一论据就会被削弱。
第二个信号是包含周边组件的封装光引擎。该系统应包括驱动器、接收器、光纤耦合和合适的光源。测量结果应报告聚合吞吐量、插入损耗、总功耗、温度范围和传输距离。
封装结果将揭示较小的调制面积能否转化为有意义的系统密度。它还将支持与商用 3.2T DR8 产品直接比较，后者已经强调集成激光器、认证样品和封装简易性。
第三个信号是制造可重复性。可信的量产路径需要跨多颗芯片和多片晶圆的测量数据，而不仅是性能最好的裸片。良率、通道一致性、通带一致性和热漂移应保持在可用范围内。
机构发布的研究摘要称，这项工作是首个采用 AI 加速慢光、总容量达到 3.2 Tbps 的纯硅光子系统。下一步是证明这个“系统”能够纳入光学实验台实验中未包含的实用硬件。
竞争对手的回应将提供更多背景。OpenLight 预计将在 2026 年第四季度提供 3.2T beta 样品，用于模块认证。NewPhotonics 也提到了一项第四季度的样品计划。它们的进展将表明，混合型 400 Gbps 通道设计向客户测试推进的速度。
如果这些产品持续推进，而纯硅设计仍依赖离线处理，商业优势将继续留在集成式混合平台一方。如果这套学术架构能够获得高效的实时电子系统和可靠封装，其与标准晶圆厂的兼容性将变得更加重要。
对于 AI 基础设施采购方而言，关键不应是根据单一吞吐量数字选择技术。他们应比较整条链路的能耗、热特性、传输距离、可维护性、认证情况以及供应链成熟度。
对于芯片和网络工程师而言，北京大学的硅光子学成果值得关注，因为它削弱了一个被普遍假定的限制。它表明，经工程化设计的慢光与学习型均衡技术能够让每条纯硅通道承载 400 Gbps PAM-4。
下一批证据必须来自更接近实际部署的系统。值得关注的是实时均衡器、封装后的 3.2 Tbps 引擎，以及多片晶圆的性能数据。这三项结果将表明，该设计究竟会成为 AI 数据中心链路，还是仍只是一项令人印象深刻的实验室纪录。
