PieceMakers AI 内存以堆叠在处理器上的 DRAM 挑战 HBM
PieceMakers 于 9 月 16 日在台湾兴柜市场开始交易，但其更大的赌注并不在 740 新台币的参考价上。PieceMakers 的 AI 内存战略拒绝接受这样一种假设：每一款推理加速器都将依赖高带宽内存，即 HBM。
这家获得南亚科技支持的设计公司希望利用晶圆对晶圆混合键合技术，将定制 DRAM 直接置于处理器上方。该方法无需传统堆叠中使用的焊料微凸点，而是直接连接铜触点。PieceMakers 表示，更短、更密集的连接可提供高于片上 SRAM 的容量，同时功耗低于基于 HBM 的封装。
这一主张让 PieceMakers 处于两种成熟方案之间。HBM 为大型训练系统提供所需的容量与带宽。SRAM 则将速度极快的内存置于处理器上，但其面积和容量成本限制了可集成的规模。
PieceMakers 押注推理需要第三种选择。不过，该公司仍须证明客户能够以可接受的良率制造其设计、以经济方式扩展规模，并在 2027 年期间推出产品。
市场首秀为一场未经验证的转型定了价
PieceMakers 以盈利的设计服务业务进入公开交易市场，而非已获验证的堆叠内存量产市场。
PieceMakers 以 740 新台币的参考价在台北交易所兴柜市场开始交易。该市场支持企业在申请正式上市前进行交易，因此不同于已完成的传统首次公开募股。
该股开盘报 1,035 新台币，盘中升至 1,205 新台币，首日收于 915 新台币。该收盘价较参考价高出 23.6%。按约 6,040 万股流通在外股份计算，参考价对应的估值约为 447 亿新台币。
这些数字反映出投资者的浓厚兴趣，但并未验证其拟议的内存架构。据最初的上市报道，PieceMakers 尚未披露该堆叠设计的量产客户。董事长丁健国表示，其首个量产客户项目在 2027 年前不会带来财务贡献。
PieceMakers 已拥有不断增长的 AI 相关业务。2026 年上半年，定制 AI 设计服务约占营收的 40%。这一比例高于 2025 年的 34%，也远高于 2024 年约 4% 的水平。
据公司数据及特许权使用费路线图报道，上半年营收从 2025 年的 3.13 亿新台币增至 2026 年的 10.9 亿新台币，超过三倍。净利润从 2.05 亿新台币升至 5.64 亿新台币。毛利率则从 54% 提升至 67%。
不过，大部分 AI 相关营收来自一次性工程费，即 NRE 费用。客户在芯片进入量产前，为定制设计工作支付这些前期费用。它们证明开发项目正在推进，但并不等同于持续的芯片出货。
PieceMakers 希望将其营收模式从 NRE 费用推进至知识产权授权、特许权使用费和交钥匙制造。该公司预计，当客户项目于 2027 年和 2028 年进入生产阶段时，这一转型将开始。
这一顺序很重要，因为早期设计营收可能看起来颇具吸引力，却无法保证产品成功。客户可以资助架构设计、仿真或验证工作，最终仍可能取消项目。制造成本、良率或加速器需求变化，都可能在大规模生产前使设计受挫。
南亚科技赋予 PieceMakers 的可信度高于一家独立设计公司所能具备的水平。南亚科技是其最大股东，在交易开始前减持部分持股后，仍持有该公司约三分之一的股份。
2024 年 12 月，南亚科技批准最高 6.6 亿新台币的投资，最多可认购 2,200 万股。公布的南亚科技合作关系将其 10nm 级 DRAM 制程与 PieceMakers 的定制内存设计相结合。
这一关系提供了获取 DRAM 制造专长的渠道，但并未消除核心的商业化问题。PieceMakers 仍需要处理器客户、合适的逻辑代工厂、经过验证的键合工艺，以及可靠的最终封装。
因此，此次首秀同时为两项业务定价。其中一项是当前正在盈利的定制设计业务；另一项则是仍在开发中的量产内存平台。
为什么 PieceMakers AI 内存瞄准推理而非训练
PieceMakers 并非试图在所有场景取代 HBM；其主张是，推理将形成一个优先级不同的独立内存市场。
AI 训练需要大型集群处理海量数据集并更新模型权重。容量、总吞吐量以及与既有加速器平台的兼容性都十分重要。HBM 通过在中介层上将堆叠 DRAM 放置于 GPU 或加速器旁边，满足这些需求。
推理则是将训练完成的模型应用于输入提示词。它涵盖提示词处理、Token 生成、推荐排序、视觉分析及其他生产工作负载。这些任务可能更看重更低延迟和更低的数据移动能耗，而非训练所偏好的同一平衡。
总裁李晓雯认为，训练和推理内存将出现分化。她认为，HBM 仍适合高强度训练工作负载，而定制 3D 内存可以更高效地服务推理。
这一说法并不意味着推理是一个统一的市场。云服务可能运行具有长上下文和大量并发用户的大型模型。边缘系统则可能面临更严格的功耗、散热、物理空间和内存容量限制。
服务器机架内的推理加速器，面对的约束也不同于 AI PC 或工业设备中的处理器。PieceMakers 必须为每位客户调整容量、带宽和接口设计，而非销售一种通用部件。
该公司将这种定制化视为优势。据报道，其目标客户包括云端推理加速器开发商、国际半导体公司和北美客户。部分项目处于设计或验证阶段，但 PieceMakers 尚未披露其身份。
这一战略也与南亚科技的定位相符。南亚科技避免在领先 HBM 世代中直接竞争，转而专注于定制、低功耗和面向边缘场景的 DRAM 机会。
南亚科技的投资实际上使其得以涉足 AI 内存市场的另一部分。它可以提供 DRAM 技术，而 PieceMakers 则开发接口、修复方法和客户专属架构。
当 SRAM 纳入比较时，这种对比会更加清晰。静态随机存取内存让数据靠近处理器逻辑，提供出色的带宽和延迟表现。然而，SRAM 单元占用的硅面积大于 DRAM 单元，限制了实际容量并推高成本。
当可预测的超高速执行比容量更重要时，推理芯片可以偏向 SRAM。但更大的模型需要存储更多权重，这可能迫使设计人员将内存分布在大量芯片或机架之中。
HBM 位于设计光谱的另一端。它提供远高于片上 SRAM 的容量，但数据仍需在独立的内存和处理器裸片之间传输。中介层、物理接口和封装都会增加复杂性与能耗。
PieceMakers 希望让定制 AI 内存占据这两种选择之间的空间。其 DRAM 将保留相对于 SRAM 的密度优势，同时在物理位置上比传统 HBM 更接近处理器。
Nvidia 采用以 SRAM 为核心的 Groq LPU，为李晓雯提供了一个推理不同于训练的突出案例。该架构优先考虑快速、可预测的解码，尽管其 SRAM 容量带来了系统层面的取舍。
这个例子支持更广泛的论点，但并未验证 PieceMakers 的具体方案。Nvidia 可以承担开发专用硬件并围绕其构建完整机架架构的成本。规模较小的加速器公司未必拥有这种灵活性。
对于企业买家而言，实际问题不在于哪一种内存类型赢得每一项基准测试，而在于完整系统能否提供可接受的延迟、吞吐量、容量、功耗、可靠性和软件兼容性。
因此，PieceMakers 挑战的是 HBM 的普适性，而非 HBM 的技术相关性。该公司需要推理客户的工作负载足够看重其特定的折中方案，进而支持一项定制芯片计划。
PieceMakers 混合键合将 DRAM 移至处理器上方
其核心机制是物理接近性：PieceMakers 希望通过将 DRAM 直接堆叠在逻辑芯片上，缩短计算与内存之间的路径。
传统 HBM 封装将多个 DRAM 堆叠置于处理器旁边。两者均通过硅中介层连接，该中介层在封装内传输大量并行信号。这种 2.5D 布局可提供高带宽，同时避免将内存直接放置于发热的计算逻辑之上。
PieceMakers 提出一种 3D 晶圆对晶圆布局。DRAM 晶圆和逻辑晶圆将在组合结构被切割成单个器件之前完成对准和连接。
混合键合将暴露的铜焊盘及周围绝缘材料直接连接。它省去了通常用于连接堆叠裸片的焊料凸点。更小的接点可在相同面积内实现更多连接。
更多连接可形成更宽的内存接口。更短的电气路径还可降低延迟，以及移动每一比特数据所需的能量。
这正是 PieceMakers 混合键合方案的基础。该公司表示，其规划中的晶圆对晶圆产品每层可超过 2 TB/s，同时将延迟维持在 20 纳秒以下。这些数字仍属于公司规格，而非经独立验证的量产结果。
PieceMakers 目前展示两项相关技术。HBLL，即 High Bandwidth Low Latency RAM，是一种额定带宽为 144 GB/s 的二维设计。该公司称，其曾于 2016 年为 Intel 的高性能计算项目完成该设计的流片。
HiBaLL 是其 3D 堆叠后继技术。PieceMakers 在其公开的内存规格中标示其带宽超过 1 TB/s。该公司较新的演示资料则描述了每层带宽超过 2 TB/s 的配置。
该设计依赖处理器与内存之间的紧密协同。客户无法简单地购买堆叠 DRAM，再像安装普通封装组件一样将其连接。逻辑接口、内存布局、测试结构、热限制和修复功能都必须协同设计。
PieceMakers 无意自行进行混合键合。丁健国表示，客户的逻辑代工厂将负责硅通孔和键合。这些垂直电连接穿过硅层，并连接堆叠层。
这种分工让 PieceMakers 得以专注于设计知识产权，但也使执行依赖于其无法直接控制的外部公司。
客户必须最终确定一款能够受益于该内存的处理器。晶圆代工厂必须制造逻辑芯片并完成精密键合。南亚科技或其他内存生产商则必须供应兼容的 DRAM 晶圆。
随后，测试和封装合作伙伴必须识别出缺陷组件，同时不破坏整套堆叠方案的经济性。每一位参与者都必须围绕同一份高度耦合的产品进度表协调推进。
这种机制在行业中已有真实先例。AMD 在其 3D V-Cache 处理器中采用混合键合缓存，而 TSMC 提供 System on Integrated Chips 封装平台。Intel 也在其 Foveros Direct 架构中使用直接铜键合。
这些产品证明，混合键合能够实现量产。但它们并不能证明，在定制推理处理器上方进行晶圆对晶圆 DRAM 堆叠，也能实现相同的经济效益。
内存带来了不同的问题。DRAM 容量需要多层堆叠，而处理器会产生大量热量。将两者直接叠放，会让热设计变得更困难。
晶圆对晶圆键合在芯片尺寸兼容且良率较高时效果最佳。由于连接的是完整晶圆，设计人员无法在键合前自由挑选并仅放置最优质的单颗芯片。
这项技术能够提供极高密度的连接与较高的制造吞吐量。然而，任一晶圆上的缺陷区域，都可能导致另一片晶圆上对应区域被浪费。
因此，PieceMakers 的修复架构与其接口带宽同样重要。冗余内存单元、键合前测试、键合后测试以及最终逻辑集成，必须协同运作。
最终成果不只是更快的 DRAM，而是一套定制化的处理器-内存组合；其经济成功取决于设计、制造、测试和修复是否能够作为一个系统协同运行。
真正的对手是 HBM 的通用型地位
PieceMakers 必须证明，面向特定工作负载的集成所带来的价值，足以抵消 HBM 在容量、成熟度和供应商规模上的优势。
HBM 受益于围绕 AI 加速器建立起来的广泛生态系统。Samsung、SK hynix 和 Micron 都在内存设计与先进封装领域大力投资。加速器开发商也已围绕该技术建立了成熟的接口、设计实践和供应关系。
HBM 还将内存堆叠与主处理器分离。这种安排让封装设计人员在热管理和组合不同芯片方面拥有更大自由度。制造商也能在最终组装前测试部分组件。
PieceMakers 则以部分模块化能力换取更紧密的集成。其方案可以缩短电气路径，但也将内存绑定到特定的处理器设计上。
对于需求稳定、高出货量的加速器，这种投入可能是值得的。但对于仍在调整架构或面临不确定需求的客户而言，其合理性更难成立。
定制开发也会延长反馈周期。一次失败可能需要对内存接口、逻辑晶圆、键合工艺或测试方案进行跨环节修改。基于 HBM 的设计则可以依赖更标准化的组件。
因此，PieceMakers 是在架构层面对 HBM 施压，而非进行直接的组件对比。它要求客户优化整个推理设备，而不是接入行业领先的高带宽内存。
Samsung 自身的路线图表明，这一区别可能会缩小。该公司曾讨论一种名为 zHBM 的未来架构，通过混合键合将 DRAM 直接置于处理器之上。
这一方向验证了缩短内存路径的重要性。但这也意味着，PieceMakers 最终可能面对规模大得多、且追求类似物理集成方式的竞争对手。
SK hynix 的时间表更为谨慎。其封装业务负责人表示，混合键合尚无法及时用于 HBM4E，HBM5 是最早可能采用该技术的一代产品。
行业报道预计，全规模混合键合 HBM 更接近于在 2029 年或 2030 年实现。详细的键合时间表指出，传统微凸点对于首批 HBM4 产品仍然足够适用。
这一延迟为 PieceMakers 创造了机会。它不需要取代所有 HBM 出货量；它需要做的是，在标准 HBM 采用相近的键合密度之前，率先让规模更小、高度定制的堆叠方案进入量产。
这一时机也暴露出一个矛盾。领先内存供应商之所以推迟混合键合，是因为其经济性和制造流程仍然充满挑战；而 PieceMakers 希望客户更早采用相关方法。
其拟议堆叠的层数更少，目标也不同于未来的 16 层或 20 层 HBM。这可能使制造挑战更易于管理。即便如此，直接集成处理器仍会带来自身的散热和良率限制。
该公司的优势最终可能更多存在于设计服务，而非拥有独特内存品类。PieceMakers 可以帮助加速器开发商在定制设备中构建接口、冗余和修复能力。
这一角色类似于专业的知识产权提供商。NRE 费用覆盖早期工程投入，版税回报成功量产，而交钥匙服务则可以协调制造链条。
这种模式限制了 PieceMakers 必须投入晶圆厂设施的资本规模。但它也限制了公司对最终进度和制造结果的控制能力。
HBM 供应商承担了巨大的资本成本，但掌控了更多产品路线图。PieceMakers 的每一个量产项目都依赖客户需求和合作伙伴的执行能力。
其最明确的机会存在于无法容忍 HBM 封装尺寸或功耗特征的应用中。边缘 AI 设备、紧凑型推理系统、工业处理器和专用云端加速器，都可能符合这一需求。
然而，“边缘 AI”涵盖了许多经济性截然不同的产品。汽车处理器重视认证和长期可靠性；AI PC 需要高出货量和严格的成本控制；实验性云端加速器则可能优先考虑上市速度。
PieceMakers 必须找到一个狭窄的细分领域，在那里其架构能够解决可衡量的问题。仅仅笼统宣称推理将发生分化，无法促成量产合同。
良率可能将带宽优势转化为成本问题
决定性的风险不在于混合键合 DRAM 能否高速运行，而在于制造完成后是否有足够多的完整堆叠能够正常工作。
良率衡量的是符合规格的制成设备所占比例。在堆叠产品中，缺陷会累积，因为每一层都必须在同一最终组件中正常工作。
Lee 用每层 80% 良率的例子说明了这一问题。四层彼此独立、各自存在良率的结构，综合良率约为 41%。八层则会降至约 17%，这还未计入其他封装损失。
这一示例并非对最终产品的预测。它展示了为何单层工艺表现良好，在多层结合后仍可能变得不具经济性。
PieceMakers 表示，修复逻辑能够弥补有缺陷的内存区域。该系统将在键合前、键合后以及与处理器集成后测试组件。
当出现有限缺陷时，冗余行、列、接口或通道可以维持功能。已知良品芯片方面的经验，也有助于在高成本的后续工序之前识别可用内存。
但晶圆对晶圆键合使筛选变得复杂。制造商键合完整晶圆，而不是逐颗放置经过测试的内存芯片。某个缺陷区域可能导致其上方或下方对齐的逻辑区域被浪费。
表面质量构成了另一项损失来源。混合键合要求极度平整、洁净的表面以及精确对准。微小颗粒可能阻碍连接形成，并影响周边更大区域。
热量又增加了一项独立约束。处理器可能产生大量功耗，而 DRAM 的性能和可靠性会受到温度影响。将内存直接堆叠在逻辑芯片之上，会减少可用于散热的路径。
设计人员可以限制堆叠高度、分散活动负载或调整时钟频率。每一项缓解措施都可能削弱当初支撑该架构的容量或性能优势。
这些担忧解释了为何早期收入来自工程费用。客户是在承诺量产之前，支付 PieceMakers 来解决接口和可靠性问题。
公司的财务业绩表明，这项工作具有价值。但这些结果并未揭示有多少设计能够完成验证，也未显示每一个成功项目能够产生多少版税收入。
客户集中度是另一项不确定性。专业内存架构不太可能一开始就面向数十个可互换的买家推出。一款加速器的延期，就可能实质性改变收入时间表。
尚无具名客户确认批量订单。Qualcomm 曾在 Computex 主题演讲期间展示 PieceMakers，将其列为台湾生态系统合作伙伴之一，但两家公司均未界定商业关系。
在保密的半导体开发阶段，缺少客户名称可以理解。但这仍使外部人士无法评估产量、应用需求或晶圆代工厂的准备情况。
投资者还必须将 PieceMakers 当前的利润率与其未来制造业务组合区分开来。设计费用可以带来颇具吸引力的利润率，因为它们将工程工作变现，而无需承担同等程度的芯片库存风险。
交钥匙生产和直接芯片销售会引入材料成本、供应承诺以及潜在库存风险。版税可能具有很高利润率，但前提是客户实现有意义的出货规模。
因此，2027 年目标应被视为验证期的开始，而不是终点。初期量产可能暴露模拟中未发现的缺陷、热约束或工作负载限制。
成功流片将确认该设计已进入制造阶段，但无法证明良率足以支撑商业规模。认证、客户接受度和持续订单将提供更有力的证据。
PieceMakers 针对内存墙提出了技术上连贯的解决方案。验证缺口存在于制造表现和客户采用，而不在于减少数据移动这一基本动机。
这一转型预计将在 2027 年和 2028 年的财务披露中显现。投资者应关注，在当前设计项目成熟后，AI 相关收入能否继续增长。
南亚的业绩可提供佐证，因为其持股使 PieceMakers 的估值与南亚的财务报告相连。然而，投资价值的变化不能替代来自客户的量产收入。
竞争对手的时间安排也将影响这一机会。如果 SK hynix 或 Samsung 加速推进直接键合内存，PieceMakers 将面临来自制造规模更大的供应商的压力。
如果领先的 HBM 生产商维持较晚的时间表，PieceMakers 就能获得更多时间来建立知识产权和客户关系。但它仍必须在传统 HBM 改进之前利用好这一窗口期。
对于开发者和企业采购方而言，这场竞争至关重要，因为内存架构会影响可用于推理的系统。更低的数据搬运能耗可降低散热需求和部署成本。
更多本地容量可让处理器在无需将工作分散到大量芯片上的情况下处理更大的模型。更低的延迟可改善交互式服务，但完整的应用性能仍取决于软件和网络。
只有当这些系统层面的优势经受住制造环节的考验，并体现在客户产品中时，PieceMakers AI 内存才会变得重要。其在 Emerging Board 的首次亮相让投资者得以为这一前景估值，但量产将决定该架构的行业地位。
2027 年的问题很明确：PieceMakers 会否披露已出货的加速器、可接受的良率以及持续性的版税收入？在这些信号出现之前，其定制设计业务是真实存在的，而其对 HBM 的挑战仍是一项经过精心设计的押注。
