Samsung HBM5瞄准HBM4E两倍性能，但散热才是真正考验

Samsung HBM5如今提出了一项雄心勃勃的目标：实现HBM4E两倍的性能，同时在每单位计算工作中消耗更少能源。

Samsung于9月1日在台北举行的Memory Executive Summit上披露了这一目标，活动举办时间早于SEMICON Taiwan 2026。该公司还希望实现高出20%的每瓦性能，以及比HBM4E低20%的热阻。

这些数字表明，HBM5并不只是又一次带宽提升。Samsung认为，内存性能、供电、封装与散热如今必须同步进步。

这一论点让Samsung直接对阵SK hynix，后者在2026年第一季度的HBM营收中保持显著领先。这也让热管理成为Samsung试图重夺优势的核心考验。

这一路线图不止于HBM5。Samsung表示，后续名为zHBM的架构应能提供HBM4E八倍的性能，以及三倍的每瓦性能。

不过，这两个目标都不代表已经出货的产品，也尚未得到独立验证。它们是工程目标，最终仍需由客户、制造良率以及完整的AI系统加以验证。

Samsung HBM5将路线图转化为性能承诺

Samsung为仍在开发中的产品设定了可量化的性能、能效与热管理目标。

Samsung Electronics内存产品规划企业副总裁Jangseok Choi在台北展示了这一路线图。他的演讲将HBM5纳入Samsung更广泛的CUBE内存战略。

CUBE指容量、利用率、带宽和效率。Samsung表示，随着AI处理器需要更快地访问更大的数据池，这四个维度必须共同发展。

高带宽内存，即HBM，会在加速器旁垂直堆叠多个DRAM裸片。数千个连接使该堆叠能够传输远多于传统内存模块的数据。

这种带宽至关重要，因为AI加速器可能会花费宝贵时间等待模型权重、中间结果和训练数据。当内存无法持续向处理器供给数据时，更快的算术性能价值有限。

Samsung的HBM5目标通过三个相互关联的方向解决这一瓶颈：性能翻倍、每瓦性能提升20%，以及热阻降低20%。

热阻描述的是一种结构对热量传导的阻碍程度。较低的数值有助于热量从活跃组件传递至封装的散热系统。

这些百分比均以HBM4E为基准。这一点很重要，因为HBM4E本身已被设计为HBM4速度更高、可定制性更强的扩展版本。

Samsung于2026年5月开始出货12层HBM4E样品。根据其HBM4E specifications，这些样品支持稳定的14 Gbps引脚速率，并可扩展至16 Gbps。

该公司列出的每个堆叠带宽最高可达3.6 TB/s。它还表示，12层配置可提供48GB容量。

Samsung称，其能效比上一代HBM4设计提升16%，热阻降低超过14%。这些结果仍属于公司自身说法，而非独立系统基准测试。

因此，HBM5起点所参照的标准已经相当激进。要实现HBM4E性能翻倍，不能只是在现有封装上提高电信号传输速率。

该堆叠必须传输更多数据，同时避免功耗以同等幅度增加。它还必须从愈发密集的逻辑与内存结构中移除热量。

Samsung尚未公布HBM5的容量、带宽、引脚速率或量产良率数据，也未透露正在评估最终实现方案的客户名称。

该公司已展示HBM5模型，并讨论了相关封装技术。这证明其开发项目正在推进，但并不证明性能目标已经达成。

这一差别是报道的核心。Samsung已将其方向转化为公开的工程承诺，但最重要的验证节点仍在前方。

这一目标也为未来比较设立了明确标准。样品交付日期本身的重要性将低于实测带宽、功耗、热性能、良率以及在客户加速器中的认证情况。

为什么AI加速器正让散热成为内存问题

下一代HBM的决定性约束不只是原始带宽，而是在交付带宽时产生的热量。

现代AI系统会在一个先进封装内，将多个HBM堆叠布置在大型加速器周围。这样的安排缩短了电气路径，并提供巨大的总带宽。

但它也将处理器、内存、接口和供电集中在较小的物理区域中。每一条更快的连接和每一层新增内存都会增加封装的热负载。

热量影响的不只是峰值基准测试成绩。它还可能决定持续时钟频率、系统可靠性、散热设备、机架密度和数据中心用电量。

内存堆叠或许能够在受控条件下达到标称带宽。真正有价值的问题是，它能否在满负载加速器旁持续维持这一速率。

更高温度可能增加漏电，并使信号完整性更加复杂。它们还会迫使系统设计人员为散热预留更多封装空间和功耗。

Samsung对热阻的强调，承认了这种系统级限制。假如成品封装能够保留这一优势，热阻降低20%将有助于热量穿过HBM结构。

该公司此前已展示名为Heat Path Block，即HPB的散热概念。该设计增加了导热路径，将堆叠内部的热量传导至散热扩散器。

与通过连续裸片向外传热的普通方式不同，HPB为内部热量提供了更直接的排出路径。Samsung表示，这种方法针对的是裸片之间物理接口附近的热点。

Samsung在Computex 2026上展示了首个搭载HPB的实体HBM5模型。该公司还表示，HBM5的基底裸片将采用其内部的2纳米制造工艺。

基底裸片位于DRAM层下方，负责管理内存堆叠与处理器之间的通信。其设计正日益影响带宽、电源管理与定制化能力。

从HBM4E使用的4纳米基底裸片转向2纳米，可以为更高密度的逻辑电路腾出空间。在工艺与设计如预期发挥作用时，也可提升能效。

不过，更小的制程并不会自动解决封装级散热问题。加速器、内存堆叠、互连和冷却系统仍会作为一个整体热结构相互作用。

Samsung的HBM5 cooling design说明了供应商正如何应对这一问题。SK hynix也展示过面向类似热点的一体化HBM热管理概念。

这种趋同很能说明问题。竞争对手不再将散热视为围绕内存产品的次要功能。

散热正成为内存架构本身的一部分。能够有效管理热量的供应商，可以在固定功耗范围内为客户提供更高的持续带宽。

这对于推理尤其重要，因为运营商需要在大型集群中持续处理重复的用户请求。持续运行的加速器中，细微的能效差异会不断累积。

训练集群也面临类似挑战。若处理器因温度而降频，或因内存供给不足而受限，就无法实现昂贵基础设施计划所假定的利用率。

因此，Samsung的每瓦性能目标与其醒目的性能翻倍承诺同样值得关注。若一项设计速度翻倍、但功耗也几乎翻倍，其系统层面的收益就会更有限。

公布的数据暗示了不同的方向。Samsung希望每一瓦能够产生更多有效的内存性能，同时降低散热路径上的阻力。

该公司尚未说明每项技术分别对这些目标作出多少贡献。最终结果可能取决于基底裸片、DRAM工艺、信号传输、堆叠、封装和HPB结构。

这种不确定性使热测试成为最清晰的未来验证节点之一。独立测量必须在具有代表性的AI工作负载下，考察温度、持续带宽和封装总功耗。

Samsung HBM5给SK hynix带来压力

Samsung正以垂直整合的制造与封装战略，挑战SK hynix在HBM领域的领先地位。

竞争背景让Samsung的路线图更具意义。在生成式AI基础设施近期扩张期间，SK hynix一直在HBM领域占据最强势地位。

Aju Press援引的Counterpoint Research数据显示，SK hynix在2026年第一季度全球HBM营收中占58%。Samsung和Micron各占21%。

Samsung在更广泛的DRAM市场中仍然规模更大。同一份报告显示，Samsung占2026年第二季度DRAM营收的39%，SK hynix则为26%。

这一差异揭示了Samsung面临的问题。整体内存规模并不自动意味着在服务领先AI加速器的专业产品中占据领先地位。

HBM需要DRAM、逻辑、封装、热设计和客户认证之间的协同工作。只有设计通过严格验证后，产能才具有意义。

Samsung此前在HBM3E认证方面经历了延迟，而SK hynix则在主要AI客户中取得了稳固地位。这些早期困难使执行能力成为HBM5故事的核心。

该公司如今希望将其整合式结构转化为优势。Samsung在同一企业集团内运营内存制造、先进逻辑代工和封装能力。

这种安排可让DRAM裸片与逻辑基底裸片之间实现更紧密的协同，也可在设计变更期间减少对外部代工厂的依赖。

SK hynix采取不同模式。它将自身的内存专长与外部合作伙伴结合，用于关键的逻辑和封装环节。

两种路径都无法保证产品更优。整合可以加快协同，但也会将制造风险集中在单一供应商的工艺技术上。

与外部代工厂合作，可以获得经过验证的逻辑制程，也可能在不同公司和生产计划之间引入额外协调。

Samsung的公开路线图将整合能力作为其竞争论点的一部分。该公司表示，其内存、代工、逻辑和封装能力支持端到端AI内存战略。

SK hynix则以更深入的定制化作出回应。其公布的memory roadmap将定制HBM描述为针对客户加速器、工作负载、基底裸片和热管理需求量身打造的产品。

这一重点让竞争不再围绕单一标准内存组件展开。未来HBM产品将越来越多地反映每个加速器客户的架构。

定制基底裸片可以增加专用功能、优化接口并调整功耗行为。封装也可以围绕处理器的平面布局和冷却系统进行改变。

这使客户协作成为一项战略资产。技术实力强大的内存堆叠，仍须契合客户的加速器进度、封装设计和软件部署计划。

Samsung 首次交付 HBM4E 样品，为其在这场竞争中取得了一个可见的里程碑。该公司表示，量产将根据客户进度和优化工作安排推进。

不过，送样并不等同于通过认证或实现批量交付。客户会测试电气特性、散热、可靠性、可制造性，以及与其处理器的集成情况。

这一过程可能暴露供应商演示中未出现的问题，也可能需要修改设计，从而改变性能表现或推迟量产。

Samsung 的 HBM5 如今旨在从路线图层面对 SK hynix 施加压力。只有当客户收到可用样品并作出实质性订单承诺后，商业压力才会真正到来。

Micron 仍是另一位不容忽视的参与者，尽管它并非本文所聚焦的主要对手。它的存在让加速器厂商拥有更强的议价能力，以及另一种技术选择。

核心竞争仍是 Samsung 与 SK hynix 之争，因为后者目前在 HBM 营收方面领先。Samsung 的路线图最好被理解为试图改变这一格局。

这一机制不止于更快的内存引脚

Samsung 提出的性能跃升，取决于封装内部的垂直集成，而不仅仅是独立组件之间更快的信号传输。

传统 HBM 将堆叠内存置于加速器旁边，共享同一封装基板。这种 2.5D 布局相比主板内存已经缩短了数据传输路径。

Samsung 的长期 zHBM 概念则改变了这一几何结构。它将内存直接置于处理器之上，形成更紧密集成的三维结构。

更短的物理距离能够减少传输每一比特所需的能量，也可以提高内存与逻辑之间连接的数量和密度。

Samsung 将这种连接描述为一条垂直高速通道。该概念旨在以高密度的垂直通信取代更长的水平路径。

这一机制解释了该公司 zHBM 目标的量级。Samsung 表示，zHBM 应能提供 HBM4E 八倍的性能，以及三倍的每瓦性能。

它还瞄准将热阻降低 75% 至 90%。这些指标远高于 HBM5 的相应目标。

该公司在 2026 年内存活动期间展示了 zHBM 和 HBM5。Samsung 的 3D 内存愿景将这项技术描述为更广泛 AI 基础设施路线图的一部分。

其吸引力很直接：让内存更靠近处理器逻辑，可在缩短数据传输距离的同时提高通信密度。

但实现难度要高得多。内存和处理器逻辑的发热方式不同、可承受温度不同，所采用的制造工艺也不同。

在高温加速器上方堆叠内存，可能会将热量困在本已难以导出的区域。更多垂直连接也会提高封装复杂度和测试要求。

制造良率成为另一项担忧。在高度集成的堆叠中组合昂贵组件，会提高缺陷和组装失败的成本。

随着组件之间更难分离，维修和更换也可能变得更困难。设计人员还必须确保不同材料在受热膨胀程度不同的情况下仍能保持机械稳定性。

Samsung 设定的激进热阻目标表明，它理解这一矛盾。能改善数据传输的紧密架构，也会让热量导出更具挑战。

这正是该路线图背后的核心机制。Samsung 希望以更复杂的垂直封装换取更短的电气路径，然后通过新结构重新获得散热余量。

HBM5 看起来是通往这一目标的中间步骤。它保留了可辨识的 HBM 架构，同时引入更先进的基底芯片和更强的热设计。

据报道，路线图将 HBM5 量产安排在 2028 年左右。TrendForce 的路线图总结称，Samsung 正在考虑 12 层、16 层和 20 层配置。

同一份报告将 zHBM 安排在 2029 年之后。这些日期应被视为报道中的预期，而非有保障的出货时间表。

数年的时间跨度意味着标准、加速器设计和客户需求都可能发生变化，也给竞争对手留下了发展自身垂直封装方案的时间。

行业已在向更定制化的 HBM 迈进。这一趋势可能模糊内存供应商、晶圆代工厂、封装供应商和加速器设计商之间的边界。

Samsung 在这些类别中的布局为其提供了连贯的技术叙事。然而，只有每一道参与的工艺都满足客户要求，集成才会产生价值。

2 纳米基底芯片上的短板可能限制整个内存项目。封装良率问题也可能抹去 DRAM 设计带来的收益。

同样，散热方案必须与客户完整的冷却系统协同工作。如果封装之外没有有效的散热路径，堆叠内部的导热路径价值有限。

因此，这一机制是系统性的。HBM5 的性能不能脱离加速器功耗、封装布局、冷却和持续工作负载表现而独立评估。

Samsung 的数字尚未证明什么

Samsung 已公布清晰目标，但尚未提供将其视为已实现性能所需的证据。

在半导体路线图报道中，目标与实测产品之间的区别很容易被忽略。即使硬件尚未交付客户，巨大的百分比也会制造一种精确感。

Samsung 尚未公布 HBM5 两倍性能目标背后的测试条件，也未说明该数字描述的是带宽、工作负载吞吐量，还是其他指标。

该公司也尚未提供最终的 HBM5 接口宽度或单堆栈带宽。缺少这些细节，直接比较仍不完整。

每瓦性能需要明确工作负载和系统边界。测量结果会因其只涵盖内存、涵盖封装，还是包括更广泛的冷却开销而不同。

热阻同样取决于测量位置和封装配置。若没有可比的测试方法，百分比改善意义不大。

Samsung 的 HBM4E 公告提供了更具体的数据，因为实体样品已经出货。即便如此，大多数性能和效率数据仍来自该公司自身。

客户认证将提供更有意义的检验。认证考察样品能否在真实加速器封装和生产环境中可靠运行。

批量制造则构成另一道门槛。先进 HBM 在一个封装中组合了众多内存芯片、逻辑基底芯片和数千个互连。

任何关键元件出现缺陷，都可能降低成品堆叠的良率。即使实验室性能看起来强劲，低良率也会推高成本并限制供应。

2 纳米基底芯片增加了另一个执行变量。Samsung 必须在保持足够生产良率的同时，实现该工艺所预期的逻辑密度和效率。

Samsung 早前的 HBM3E 延迟仍具参考意义，因为它们显示了认证过程如何重塑路线图。这并不能证明 HBM5 会遭遇同样的结果。

但这确实说明，对“重夺领先地位”的说法应保持谨慎。路线图可以指明技术方向，但客户采用才决定市场地位。

在 HBM5 投产前，SK hynix 也有空间作出回应。其自身路线图延伸至 HBM5 和 HBM5E，并持续推进定制基底芯片和热设计。

客户可以通过联合开发影响这一回应。加速器厂商越来越早地在部署前数年就规定接口、封装、容量、功耗和工作负载要求。

因此，Samsung 的两倍目标可能成为一个不断移动的基准。在 HBM5 仍处于开发阶段时，HBM4E 的实现方案可能继续改进。

JEDEC 标准也将发挥作用。标准化接口支持互操作性，但定制 HBM 可以在通用规范之外增加客户专属功能。

高度定制的产品可能为某一种加速器带来强劲成果，却未必能在其他场景中形成同等优势。这限制了宽泛代际标签的参考价值。

内存带宽与应用性能之间也存在差异。带宽翻倍并不意味着 AI 训练或推理吞吐量会自动翻倍。

部分工作负载仍受制于处理器执行能力、网络、存储或软件。另一些工作负载则会因反复搬运大量模型参数而显著受益于更快的内存。

因此，实际验证应涵盖多种工作负载，并测量加速器利用率、持续吞吐量、功耗、温度和应用层性能。

zHBM 的说法需要更加谨慎对待。Samsung 所描述的是一个比其当前出货产品晚数年的架构目标。

八倍性能目标表明了其雄心的规模，但并未证明制造、冷却或客户经济性将支持这一设计。

Samsung 至少将其主张与一种可信的物理机制联系起来。更短的垂直路径可提高通信密度，并降低数据移动能耗。

然而，该公司必须证明散热和良率挑战不会吞噬这些收益。这一证明需要可用的硅片、封装系统和客户测试。

三项信号将决定这份路线图能否成立

下一批决定性证据将来自 HBM4E 认证、HBM5 样品，以及持续热性能测量。

第一个信号是 Samsung 的 HBM4E 能否获得客户认证并实现量产。这一代产品采用了构成 HBM5 基础的多项技术。

Samsung 表示，HBM4E 采用其第六代 10 纳米级 DRAM 工艺和 4 纳米逻辑基底芯片，并整合了旨在提高效率和散热能力的封装改进。

认证成功将表明 Samsung 能将规格转化为可靠的客户产品。批量交付则将进一步提供有关良率、一致性和制造规模的证据。

延迟或采用范围有限将削弱 HBM5 的叙事。这会表明，在尝试更复杂的一代产品之前，Samsung 仍有执行层面的工作要完成。

第二个信号是详细 HBM5 样品的出现。Samsung 需要披露容量、层数、接口性能、带宽、功耗和生产时间安排。

客户样品应能说明基底芯片是否采用 Samsung 计划中的 2 纳米工艺，也应揭示 HPB 如何与完整的加速器封装集成。

接近已公布效率和热性能目标的样品将强化 Samsung 的论点。缺乏可测规格的模型或演示，则会让核心主张仍悬而未决。

第三个信号是持续的系统级热测试。仅凭峰值带宽无法证明该设计能在长时间 AI 工作负载下正常运作。

测试应展示内存温度、加速器温度、功耗和吞吐量随时间变化的情况，并比较等效的冷却配置。

强劲的持续表现将支持 Samsung 的论点，即热架构已成为内存竞争力的一项特性。发生降频或需要过高冷却要求则会削弱这一论点。

竞争对手的动态将为这三项信号提供额外背景。SK hynix 的送样节奏、客户合作关系和热设计将显示这一基准正以多快速度演进。

不过，这场竞争不会由最先展示模型的供应商决定胜负，而将通过认证、量产良率、客户分配以及可靠运行来见分晓。

Samsung 对其未来 HBM 战略给出了不同寻常的可量化指标。HBM5 的性能应为 HBM4E 的两倍，每瓦性能提升 20%，热阻降低 20%。

这种清晰度为客户和观察者提供了有用的衡量标准。同时，当实体产品落地时，也让 Samsung 几乎没有重新定义成功标准的空间。

对于开发者和 AI 基础设施采购方而言，实际问题不在于哪份路线图上的数字最大，而在于在既定的供电与散热预算内，能够容纳多少持续的应用性能。

首先关注 HBM4E 的量产爬坡，其次是 HBM5 的客户样品，最后是完整封装的热数据。这些信号综合起来，将揭示 Samsung HBM5 是一次可信的竞争重启，还是一个雄心勃勃的工程目标。