仅靠购买 AI 无法确保半导体领先地位

尽管 AI 辅助芯片设计快速发展，Siddharth Garg 对一种颇具诱惑力的捷径提出了质疑：各国无法通过购买来获得半导体领域的领先地位。一条突出其观点的 Google News 结果指向了更深层的鸿沟：购买 AI 产品，与培养使用这些产品所需的专业能力之间存在巨大差异。

Garg 曾参与领导 VeriGen 的研发。VeriGen 是最早专门用于生成 Verilog 的大型语言模型之一；Verilog 是工程师用来描述数字电路的语言。他的工作表明，AI 可以降低某些设计门槛；同时也说明，通用模型、购买的计算能力或进口软件，无法替代一个运转成熟的半导体生态体系。

因此，核心竞争并非 AI 采用者与 AI 怀疑者之间的对立，而是采购驱动的发展与能力驱动的发展之间的较量。Nvidia、大型电子设计自动化供应商、大学、晶圆厂和芯片制造商都在既有技术体系中引入 AI。它们的优势来自将模型与专有数据、验证基础设施、经验丰富的工程师和制造反馈相结合。

Siddharth Garg 的警告究竟改变了什么

关键主张并不是 AI 没有价值，而是获得 AI 并不会自动建立芯片开发所需的配套能力。

这篇经报道的采访于 2026 年 8 月 4 日通过 Google News 呈现，将 Garg 的研究与争夺半导体产能的地缘政治竞赛联系起来。其标题论点质疑，政府是否能仅凭购买先进 AI 系统便确保领先地位。

这一区别很重要，因为“用于芯片的 AI”涵盖多种截然不同的技术。LLM 可以生成硬件描述代码、总结漏洞、检索设计文档，或帮助工程师编写自动化脚本。其他机器学习系统则可优化电路布局、标准单元、功耗、时序或制造流程。

每项任务都处于更长的设计流程之中。寄存器传输级设计，即 RTL，描述数字逻辑如何在寄存器之间移动和转换数据。工程师仍须测试该逻辑，将其综合为逻辑门，检查时序，规划物理布局，布线连接，并验证可制造性。

某一环节中看似有用的输出，可能在其他环节带来高昂问题。语法正确的 Verilog 仍可能实现错误的功能。功能正确的逻辑可能无法满足功耗或时序要求。通过仿真的设计仍可能在制造后失效。

这正是 VeriGen 作为重要研究成果，却不能因此成为自主半导体产业的原因。该模型解决了通用 LLM 的一项特定弱点：对 Verilog 的接触有限，以及对硬件设计背后专门推理模式的理解不足。

最初的 VeriGen 研究描述了在从 GitHub 和教材收集的 Verilog 材料上进行微调的模型。其 CodeGen-16B 版本在研究人员的总体评估中，表现略优于 GPT-3.5-turbo。

论文还报告称，在测试类别中，与其预训练版本相比，语法正确输出提升了 41%。这些结果支持领域适配——即用专业数据定制通用模型的做法。它们并不能证明 LLM 可以独立产出具有商业竞争力的处理器。

NYU 后来将 VeriGen 描述为首个专为生成 Verilog 训练的 AI 模型。该大学还指出，这项工作获得了 ACM Transactions on Design Automation of Electronic Systems 2024 Best Paper Award。

Garg 在 NYU 项目介绍中解释了背后的数据问题。流行的软件语言广泛出现在公共代码库中，而 Verilog 在线上较少见；有价值的工业案例仍保留在半导体公司内部。

这种稀缺性改变了竞争格局。买方可以获得模型许可、租用加速器并购买设计软件的使用权，但无法瞬间获得数十年来积累的标注失败案例、架构决策、验证结果和制造经验。

Google News 的叙事框架将一则技术研究故事转化为政策问题。如果专业知识决定模型的实用性，那么国家领先地位取决于能够持续产出并留存这些知识的机构。

为什么 Google News 聚焦能力缺口

半导体领先地位来自一套相互连接的学习体系，而 AI 采购只能提供该体系中的部分组件。

一个国家建设计算集群的速度，可能快于培养资深验证工程师。它补贴工厂的速度，可能快于建立可靠供应商关系。它获得软件许可的速度，也可能快于大学围绕设计自动化和半导体物理建立持久研究项目。

这些时间差给寻求可见进展的政府带来压力。GPU 采购、云服务协议和新建 AI 中心容易形成明确的公告；人才培养、工艺开发和工程文化则更难衡量，也需要更长时间才能成熟。

芯片开发还依赖多个行业协同运作。设计人员需要电子设计自动化工具，通常称为 EDA 工具，以将规格转化为可制造的版图。晶圆厂需要设备、材料、工艺配方，以及愿意测试新制造节点的客户。

封装专家将多个 chiplet 和高带宽内存连接成更大的系统。验证团队在制造前寻找功能错误。软件开发者则构建编译器和库，使客户能够使用最终硬件。

AI 可以协助这条链条中的各类参与者，但无法消除协调它们的必要性。一个生成 RTL 模块的模型，仍需访问规格、可复用知识产权、测试环境和下游约束。

最大的压力落在试图通过进口和激励措施进入市场的国家身上。它们必须决定，采购是临时桥梁，还是战略核心。Garg 的观点将其视为桥梁。

在本地能力发展过程中，进口工具可以提升生产率。它们能让工程师接触现代工作流程，并降低早期实验的成本。但当使用者无法检查、修改、验证或扩展所购买的系统时，它们也可能造成依赖。

同样的问题也出现在公司内部。工程团队可以在几天内订阅 AI 编程助手；但要借助该助手生产可靠硬件，则需要受控的数据访问、评估套件、设计规则，以及能够识别看似合理但实际错误输出的工程师。

这一点尤其重要，因为硬件错误造成的后果不同于许多软件缺陷。团队可以频繁更新已部署的软件，而一枚存在缺陷的芯片可能需要一套新的掩膜、又一次制造流片，以及数月额外验证。

因此，这种经济逻辑会奖励那些能在 tapeout 之前发现错误的组织；tapeout 是完成设计进入制造的节点。AI 输出必须进入为应对这类风险而设计的验证流程。更快的生成若未伴随更快的验证，可能只是转移了瓶颈。

RTL-Repo 基准测试说明了另一项限制。其创建者汇集了超过 4,000 个 Verilog 样本，用于评估模型在更大型、仓库级项目中的表现，而非孤立的编码练习。

这一转变很重要，因为商业硬件并非由彼此独立的教材问题组成。模块跨越文件、时钟域、协议和不断变化的规格相互作用。有用的助手需要足够的上下文，才能推理这些关系。

模型还需要来自真实工程工作的反馈。当团队记录规格、设计评审、失败测试和最终决策时，便会形成专业 AI 可利用的机构性语境。一套可搜索的知识库可以帮助工程师保留这些语境，同时不将生成的答案视为已验证的设计。

Google News 的标题听起来可能像是在警告不要花钱。更恰当的理解是，它警告人们不要把设备与能力混为一谈。当采购服务于学习体系，而非试图替代该体系时，采购才具有价值。

真正的竞争是能力建设与 AI 采购之间的较量

战略上的分野在于：一类组织将 AI 融入长期积累的工程知识，另一类组织则期待购买的模型为自己创造这些知识。

Nvidia 提供了第一条路径最清晰的例子。其 ChipNeMo 项目为内部半导体工作适配基础模型，而不是只依赖通用聊天机器人。

ChipNeMo 论文评估了三项应用：工程助手、EDA 脚本生成和漏洞总结。这些都是与既有工程工作流程相连的边界明确任务。

该项目的重要性并不只来自模型访问权。Nvidia 拥有内部架构文档、源代码、漏洞历史，以及理解这些材料所描述系统的工程师。这些资产使公司能够创建训练样本，并判断生成的回答是否有用。

新进入者可以购买类似的算力，却无法购买 Nvidia 完整的技术记忆。它必须通过项目、失败、评审和产品来发展自身数据。这一过程较慢，但会形成即使模型更迭后仍然有用的能力。

同样的模式也适用于 EDA 供应商。Cadence、Synopsys 和 Siemens 已深度嵌入半导体团队使用的设计流程中。它们的 AI 系统可以与成熟的仿真、综合、验证和物理设计工具连接。

这种整合使它们能够获得可衡量的工程目标。生成的建议可以根据时序、面积、功耗和功能约束进行测试。模型输出成为工具引导式搜索中的一个方案，而非未经检验的答案。

初创公司正在探索更具自主性的系统，包括协调多项设计任务的智能体。这些产品可以降低特定工作流程所需的人力投入，但其主张仍需在具有代表性的项目和制造结果中接受评估。

VeriGen 处于这一路径上更早、以研究为导向的阶段。它表明，当通用模型缺乏足够相关材料时，聚焦训练可以改善 Verilog 生成。后续项目则加入了推理、检索、形式化方法和多智能体协作。

这一演变强化了 Garg 更大的观点。更好的基础模型固然有用，但周边系统正日益决定性能。检索决定模型能看到哪些文档。工具决定它能够测试什么。反馈决定它能否纠正错误。

形式化验证又增加了一层保障。它运用数学方法判断设计是否满足既定属性。LLM 可以帮助生成代码或候选属性，但形式化引擎提供的正确性检查比流畅的文字更为严格。

即使是形式化验证，也无法化解所有风险。工程师必须定义正确的属性、准确建模环境，并覆盖真正重要的行为。基于不完整假设得出的证明，可能造成不当的信心。

这正是由采购主导的策略往往失去力度的地方。采购方会比较模型基准、参数量和演示效果，因为这些特征一目了然。他们可能较少关注评估覆盖范围、数据治理、工作流集成，以及错误责任归属。

以能力为导向的组织则会颠倒这一重点。它们从一个受限的工程问题和可量化的验收测试开始。在定义好评估输出所需的数据、工具和人工审查后，才选择模型。

这种差异也解释了为何开放模型并不自动等同于国家独立。开放权重提供了审查和定制的选择，但并不能带来专有半导体数据、制造准入、先进设备，或具备复杂芯片量产经验的工程师。

封闭式商业模型则会形成另一种依赖。其提供商可以更改访问方式、行为或支持的功能。敏感设计文档还可能需要特定部署安排，以便将宝贵的知识产权置于严格控制之下。

无论哪条路径，都无法免除本土判断能力的需求。团队必须理解系统掌握什么知识、会如何失效，以及哪些任务仍不宜自动化。缺乏这种专业能力，采购方甚至无法有效评估相互竞争的 AI 产品。

因此，这个故事中的主要对手并非某一家公司或国家，而是这样一种信念：AI 是一种可转移的商品，购买它便能弥合结构性的技术差距。Garg 的工作指向相反的结论：AI 会放大专业化机构的价值。

早期芯片 LLM 成果仍未证明什么

现有证据支持 AI 协助完成边界明确的设计任务，但并不能证明无需专家监督即可可靠地端到端完成芯片设计。

基准测试结果可以提供参考，但其范围仍然狭窄。VeriGen 使用定义明确的问题集和测试平台测试代码生成。这提供了一种可复现的模型比较方式，但商业项目会引入基准测试无法完全复现的需求。

真实规格会在开发过程中变化。团队会复用带有未记录假设的内部知识产权。验证环境中积累着多年来的修复。即使 RTL 模块看似已经完成，物理约束仍可能迫使架构发生变更。

公开数据集也存在质量问题。代码可能不完整、文档欠缺，或是为教学而非制造编写。代码库许可证和来源信息也可能限制组织使用收集到的示例。

教材资料提供了结构化的解释，却很少涵盖工业失败的完整记录。这些缺失材料包括设计评审、被放弃的方案、硅片勘误，以及产品交付客户后形成的变通方法。

模型能够生成看似熟悉的代码，却未必理解其物理后果。一个貌似合理的模块，可能引入不安全的时钟域交叉、复位问题、时序路径或安全弱点。这些缺陷或许只会在罕见的运行条件下暴露。

当审查者信任流畅的解释时，幻觉——即生成缺乏依据或错误的输出——就会变得尤其危险。模型可能推荐一种熟悉的模式，却忽略埋藏在另一份文档中的项目特定约束。

安全问题带来了另一项担忧。半导体设计包含宝贵的知识产权，也可能支撑关键基础设施。组织必须控制哪些信息会进入外部模型，以及生成的产物如何在开发系统中流转。

攻击者也可能瞄准 AI 工作流。被投毒的训练数据可能鼓励不安全的设计模式。被操纵的检索来源可能将代理引向错误的规格。遭到破坏的工具连接可能篡改文件或测试结果。

这些风险并不意味着应拒绝 AI 辅助设计。它们说明，应将模型视为经审计工程流程中的组成部分。随着自动化扩大，访问控制、来源追踪、确定性工具和独立验证变得更加重要。

人工审查也不是完整的保障。工程师可能遗漏细微错误，尤其是在 AI 增加生成材料数量时。审查流程需要自动化机制，优先处理有实际意义的差异，并将主张与证据相连接。

因此，组织应评估结果，而非演示。实用指标包括：通过功能测试的生成模块占比、每项获接受变更的审查时间，以及集成后发现的缺陷。

它们还应追踪 AI 是否改善了整个开发周期。如果验证队列变长或物理设计失败增加，更快的代码生成意义不大。局部生产力提升可能掩盖系统范围内的减速。

证据应来自反复开展的项目，而非一个成功案例。不同的架构、工艺技术和工程团队可能暴露不同弱点。对常见数字模块有效的模型，可能难以应对模拟设计或专用接口。

由于领先芯片公司将最有价值的数据保密，独立复现仍然有限。公开基准有助于研究，但无法揭示商业系统在机密、全规模设计上的表现。

这一验证缺口应当抑制企业和国家层面的夸大主张。政府宣布推出 AI 设计平台，并不等于已确立半导体领导地位。公司展示生成的 RTL，也不等于证明其系统能够交付可靠的硅片。

谨慎的解读同样能保护 Garg 的研究不被过度期待所裹挟。VeriGen 帮助确立了这样一点：领域特定训练能够提升模型在专业硬件语言上的表现。这是在明确范围内的重要成果。

这并不意味着硬件专业知识已经变得可有可无。事实上，构建和评估 VeriGen 需要理解机器学习、数字设计、网络安全和测试的研究人员。项目本身就展示了采购无法即时复制的跨学科能力。

半导体领导力仍取决于人才、数据和制造

AI 改变了半导体专业知识的应用方式，但领导力仍取决于培养专业能力、积累专有证据，以及制造出可用芯片。

人才是首要约束。芯片设计需要覆盖架构、逻辑、验证、物理设计、封装、材料和制造的专业人才。AI 可以帮助经验较少的工程师完成某些任务，但资深判断仍不可或缺。

教育项目也不能仅仅提供一个聊天机器人。学生需要实验室、设计项目、制造机会，以及能够解释生成答案为何失效的教师。缺少这些经历，看似更易获得的能力可能掩盖了浅层理解。

开源硬件可以降低一些门槛。公开的指令集、设计工具和测试项目，让研究人员能够构建共享数据集和基准。它们也提供了可公开审查 AI 生成变更的环境。

然而，开放资源并未覆盖每一个竞争层面。领先的工艺设计套件、工业验证环境和产品专属数据仍受到限制。高端制造和封装能力同样需要实体基础设施。

数据是第二项约束。半导体公司拥有多年设计和制造过程中形成的记录。这些信息可以改善检索系统、专业模型和决策支持。

仅仅收集更多文档并不够。组织需要准确的元数据、访问政策、版本控制，以及需求、测试、缺陷和设计决策之间的关联。否则，AI 系统会检索到彼此冲突的材料，却不知道应以哪个来源为准。

制造是第三项约束。设计只有在经受住制造过程，并在真实电压、温度和工作负载条件下运行时，才具备实际意义。来自已制造硅片的反馈能够改进未来的模型和工程决策。

缺少这一闭环的国家仍可建立有价值的设计产业。无晶圆厂公司通常通过外部代工厂进行制造。但它们需要稳定地接入这些合作伙伴，并具备足够的技术能力来管理接口、良率、封装和产品认证。

供应链带来更多依赖。先进芯片依赖专用设备、材料、知识产权、存储器、封装和软件。单次 AI 采购无法解决这些约束。

制度延续性将整个系统连接起来。半导体项目可能跨越多年，而政治资金周期和技术潮流变化很快。持续进步需要能够在单个项目之间保留专业知识的组织。

这是对 Google News 报道最有力的解读。AI 并未让产业政策失去意义。由于模型能够放大既有基础，协调能力、研究质量和累积知识反而变得更有价值。

拥有深厚半导体社群的国家可以利用 AI 提高稀缺专家的产出。它们可以在专有数据上训练系统，并将其与既有工具整合。它们可以依据真实产品和制造结果评估生成的设计。

新进入者同样可以受益。AI 可以减少文档编写、脚本处理、基础 RTL 生成和教学练习所需的工作量。它可以帮助小型团队探索过去需要更大组织才能研究的想法。

但让早期设计任务更普及，并不等同于让整个行业更普及。成本高昂的阶段只是转移，而非消失。验证、物理实现、制造准入、封装和商业化仍具有决定性作用。

政策含义很直接。政府应根据 AI 支出在采购之外所创造的能力来判断其价值。这包括受训工程师、可复用数据集、研究论文、原型芯片，以及跨供应链的持久关系。

企业采购方也面临同样的检验。模型订阅应与有文档记录的工作流和可衡量的工程成果相连接。如果采购只产生演示效果，就没有改变组织的竞争地位。

三个信号将检验 Google News 的论点

接下来的证据应来自经过验证的设计成果、更深入的工作流整合，以及能够保留工程师所学知识的机构。

第一个信号是，AI 设计的硬件是否能够进入制造并通过独立测试。研究人员已经展示了有用的代码生成和对话式设计实验。更艰难的检验是：在更大型设计中实现可重复的成功，并获得有文档记录的功耗、性能和可靠性结果。

一系列持续且经过验证的流片成功案例，将强化这样一种判断：AI 能够降低行业进入门槛。若失败主要集中在验证或物理设计环节，则会印证 Garg 的警告：生成式代码只能解决整个系统中的一部分问题。

第二个信号，是 Nvidia、EDA 供应商和专业初创公司如何将智能体与确定性的工程工具连接起来。与其关注营销中关于自主性的表述，不如看智能体在修改设计前能够验证哪些操作。

能够生成测试、运行仿真器、检查故障并保留可追溯证据的系统，为可靠自动化提供了更清晰的路径。主要依赖自然语言“自信度”的系统，仍然更难获得信任。

应关注基于完整项目而非孤立代码片段的评估。还应关注供应商是否披露审查工作量、失败类别，以及在不同客户中的表现。这些细节将揭示，相关收益能否超越受控演示环境而实现迁移。

第三个信号，是国家级项目是否能够形成持久的本地能力。有效指标包括拥有经验的师资队伍、先进的设计课程、开放基准、原型项目，以及让工程师获得制造反馈的合作伙伴关系。

不断壮大的本土设计社区，将削弱“AI 投资只是采购”的担忧。若反复发布公告，却没有公开研究成果、受训团队或可运行的芯片，则会加深这种担忧。

Garg 的观点并不意味着当今的设计岗位将保持不变。常规代码生成、文档编写、缺陷分诊和脚本创建，很可能会被更多自动化所吸收。工程师将投入更多时间来定义约束、验证行为，并协调专业化智能体。

这一转变可能会增加对同时理解 AI 和硬件的人才需求。他们必须能够识别语言模型的输出何时与架构、安全或物理限制相冲突，也需要建立在长期项目中保存证据的系统。

对开发者和企业买家而言，这一教训并不局限于半导体领域。模型在与独特数据、可靠工具以及能够评估结果的人员结合时，才能创造最大价值。购买访问权限只是实施的起点，而非终点。

Google News 的标题为当前的投资竞赛提供了一个有益的修正。半导体领导地位不会自动属于购买最大 AI 系统的一方，而会青睐那些能够将模型转化为严谨的设计、测试、制造与学习循环的组织。

这为决策者留下了一个实际问题：在模型合同签署之后，当供应商、基准或技术周期发生变化时，组织内部还将保留什么新的能力？