Samsung 的 DRAM EUV 掩模专利瞄准关键制造瓶颈
Samsung 于 2026 年 5 月 14 日公开了一项美国专利申请，涉及一种 EUV 相移掩模，旨在在制造余量不断缩小的情况下提升芯片图案清晰度。这份申请为 Samsung 的 DRAM EUV 战略增添了一项可能颇为重要的工具。不过，它并未证明该设计已进入量产，或已提升商用 DRAM 的良率。
这一区别很重要，因为这项申请在正式公开近三个月后，于 8 月 12 日再次出现在中国科技媒体报道中。其核心事件是专利披露，而非新发布的内存产品或制造里程碑。
这一时间点仍具有意义。Samsung 必须改进先进 DRAM 的生产能力，而 SK hynix 正在扩充其 EUV 基础设施，Micron 也正将 EUV 引入更新的工艺世代。Samsung 的申请表明，仅靠更先进的光刻机并不足以决定这场竞争。反射 EUV 光线的掩模同样可能成为关键的性能约束。
因此，核心竞争在于传统 EUV 缩放与掩模辅助成像提升之间。Samsung 提出的结构试图通过掩模本身恢复图案对比度和制造容差。其价值将取决于这种提升能否经受住掩模制造、检测、晶圆曝光及大规模量产的考验。
Samsung 实际提交了什么
Samsung 披露的是一种掩模架构，而非完整的 DRAM 工艺或量产承诺。
该申请编号为 US 2026/0133478 A1，于 2025 年 5 月 9 日提交，并于 2026 年 5 月 14 日公开。申请人为 Samsung Electronics。四位署名发明人分别为 Gilwoo Kong、Byeongwook Kim、Youngchang Seo 和 Heejung Oh。
公开的专利记录包含 20 项权利要求，描述了一种用于极紫外光刻的反射式光掩模。EUV 使用波长为 13.5 纳米的光，将微小电路特征投射到涂覆光刻胶的硅晶圆上。
EUV 掩模并不像透明模板那样工作。由于大多数材料会吸收 EUV 辐射，其多层表面会将光线反射至晶圆。掩模上的图案区域决定了光刻胶哪些部分会获得足够的曝光。
Samsung 提出的设计将相移结构置于反射式多层堆叠之上，使透光区和非透光区具有不同的表面高度。凹陷区域比抬高的透光区域更接近底层衬底。
这种高度差会改变反射光的相位，即让光波以经过刻意调整的时序返回。在适当调校后，相邻光波会在图案边界处发生干涉，从而抑制非预期强度，并在曝光和未曝光区域之间形成更清晰的区分。
该架构还采用多层透光图案。原则上，这为工程师提供了可分别调节不同特征相位和反射率的控制手段。这些控制至关重要，因为针对一种形状优化的掩模，在印制另一种形状时可能呈现不同表现。
这一机制针对的是图像对比度和工艺窗口。工艺窗口是指在仍能形成可接受特征的条件下，可用的焦距和曝光设置范围。更大的窗口使生产线能够更好地容忍晶圆、曝光场和单个结构之间的微小差异。
更清晰的模拟图像并不会自动带来更多可用芯片。该设计首先必须被制成掩模坯，并以极严格的尺寸控制完成图案化。该掩模还必须在反复曝光期间保持可检测、可修复、洁净且稳定。
专利并未指明 DRAM 世代、生产设施、认证客户或量产日期。其权利要求涵盖掩模结构和制造方法，而非商用内存器件。鉴于 Samsung 已建立的 EUV 内存计划，将其与下一代 DRAM 联系起来是合理的，但这种联系仍属推断。
Samsung 表示，其使用 EUV 来突破 DRAM 缩放限制。其自身的EUV 概览对比了 13.5 纳米 EUV 波长与深紫外光刻中使用的 193 纳米波长。
该公司还强调，EUV 可以用单次曝光替代部分多重图案化流程。更少的图案化周期可降低工艺复杂度和对准误差机会。但每一次 EUV 曝光仍取决于掩模质量、光刻胶表现、照明、焦距以及后续图案转移。
因此，8 月的报道应被视为对一项真实申请的重新关注，而不应被表述为 8 月的产品发布。经核实的披露日期为 2026 年 5 月 14 日，而 8 月 12 日标志着该报道的再次传播。
为什么 DRAM EUV 性能如今取决于掩模
随着 DRAM 特征尺寸接近传统 EUV 曝光的实际极限，掩模正成为主动参与成像的组件。
DRAM 制造需要反复印制高密度、规则排列的结构，包括字线、位线、接触孔、着陆垫和与电容器相关的图案。这种重复性有利于大规模优化，但也会让局部差异的代价更高。微小的成像误差可能在大面积内存阵列中反复出现。
EUV 最初为摆脱漫长的 DUV 多重图案化流程提供了一条路径。Samsung 于 2021 年开始量产采用五层 EUV 的 14 纳米级 DDR5。当时，该公司表示，与此前的 DRAM 节点相比，该工艺使晶圆生产率提高约 20%。
这一早期量产里程碑证明了 EUV 可以支持商用 DRAM。下一项挑战更加艰巨：制造商必须在控制边缘粗糙度、局部尺寸变化、位置误差和良率的同时，印制更小的特征。
在这些尺寸下，名义上正确的平均线宽还不够。工程师需要确保数十亿个重复结构中的每一个特征都处于容差范围内。当更少的 EUV 光子用于定义每个微小区域时，随机变化会变得更加明显。
相移掩模通过干涉来解决这一问题的一部分。它试图让目标特征在光学上更加鲜明，而不只依赖更高的曝光剂量或更激进的计算校正。更好的图像对比度可以降低对焦距和剂量变化的敏感性。
这与提高光刻机的数值孔径并不相同。数值孔径描述了光学系统收集和聚焦光线的效率。ASML 的 High-NA EUV 平台将该数值从 0.33 提高到 0.55，从而支持更精细的成像，但也带来了成本、曝光场尺寸、掩模和集成方面的新问题。
Samsung 的掩模提案有可能在现有 EUV 架构内改善成像。这使其与使用 High-NA 系统替换生产工具形成不同路径。两种方式也可以并存，但它们对掩模厂和晶圆厂提出了不同要求。
内存的经济性使这一区别尤为重要。DRAM 制造商优化的是每比特成本，而不只是最小可印制特征。如果一种技术上更优的曝光方法会降低光刻机吞吐量、需要过多掩模，或增加昂贵的工艺步骤，其吸引力就会下降。
传统 EUV 掩模通常使用吸收层来阻挡或削弱特定区域的反射。不过，吸收层具有三维特性，可能造成图像偏移或改变光强。随着图案缩小和照明角度变化，这些效应愈发难以忽视。
Samsung 的结构试图有意利用表面形貌。该设计不再将相位行为视为不希望出现的副作用，而是在不同区域之间构造可控的高度差。预期的相消效应可减少特征边缘附近的杂散光。
这种方法类似于长期用于 DUV 的更广泛分辨率增强技术类别。将这一原理转化至 EUV 非常困难，因为 EUV 掩模是反射式多层系统。其材料、角度、缺陷和表面几何形态之间的相互作用，比传统透射式掩模更强。
独立研究支持这一基础方向，但并未验证 Samsung 的具体实现。2024 年的一项同行评审研究将衰减型相移结构描述为提升 EUV 成像性能的一种有前景的方法。这项掩模研究聚焦于平衡反射率和相位，以提高图像对比度。
这项研究并不能证明 Samsung 的专利能够在晶圆厂中发挥作用。它表明，相移 EUV 掩模正在解决一个广受认可的技术问题。Samsung 正在更广泛的掩模工程领域中，探索一种特定的结构性答案。
关键问题不再是 EUV 是否属于先进内存制造。三大领先 DRAM 制造商如今都将先进图案化视为战略能力。问题在于，当传统曝光接近极限时，各家制造商将如何控制变化和成本。
Samsung 的掩模路径面临 SK Hynix 和 Micron 的工艺策略
Samsung 正试图提升掩模的贡献，而其竞争对手则在光刻机、工艺简化及自身图案化专长上加大投入。
SK hynix 在内存制造商中迈出了最引人注目的 High-NA 步伐。2025 年 9 月，该公司在韩国利川的 M16 工厂完成了一套 ASML TWINSCAN EXE:5200B 系统的组装。该公司将该系统定位为未来内存工艺的研发基础设施。
High-NA 设备为 SK hynix 提供了一个用于测试更精细 DRAM 结构的早期平台。但这并不保证能够实现具备经济效益的大规模量产。在研发成果成为通过认证的产品之前，工程师仍须解决光刻胶、掩模、量测、叠对、吞吐量和图案转移等问题。
SK hynix 在 2026 年 3 月进一步扩大了这一投入，披露了一项价值 11.9 万亿韩元的协议，将在 2027 年前向 ASML 采购 EUV 光刻设备。这些设备将支持先进内存设施中的下一代产品。
这一订单从两个方面对 Samsung 构成压力。SK hynix 正在确保获得稀缺系统，并为工艺学习创造更多产能。当工程师正在优化新的光刻流程时，反复试验的价值可能与已安装工具数量同样重要。
Samsung 的专利指向一种互补性回应。如果掩模工程能扩大现有工具的可用工艺窗口，Samsung 就能从其已部署的 EUV 基础中提取更多价值。它也可以将这一专长带入未来的 High-NA 开发。
这种对比并不只是 Samsung 与 SK hynix 之间的竞争。它是通过掩模增加光学能力，与通过光刻机购买更多成像能力之间的竞争。在生产中，赢家很可能会结合两者，但经济上的平衡仍未确定。
Micron 提供了第二个参照点。该公司在优化 DUV 图案倍增技术的同时，比 Samsung 和 SK hynix 更晚采用 EUV。随后，它将 EUV 引入其 1-gamma DRAM 工艺，表明即使较晚转型，仍可支持先进节点。
美光在 2026 年 2 月面向掩模行业的演示中，异常清晰地说明了其中的权衡。其工程师将 EUV 单次图形化描述为减少工序、提升图形保真度的途径。同时，他们也指出，局部临界尺寸波动、线宽粗糙度和边缘定位误差仍是 EUV 面临的限制。
同一份美光演示文稿显示，在所展示的临界尺寸均匀性贡献中，特征级波动所占比例最大。文稿还指出，在展示的示例中，曲线掩模可提供两倍大的工艺窗口。
曲线掩模采用通过计算优化生成的平滑、非矩形形状。与由水平和垂直边缘构成掩模特征的传统曼哈顿几何结构相比，它们能更准确地补偿成像行为。
不过，美光也列出了相应代价。曲线优化计算密集，并需要多束掩模写入机。因此，更好的成像效果可能会将复杂性从晶圆工艺转移至掩模设计、写入、检测和数据准备环节。
三星的相移结构也面临类似的经济性考验。它可以提升光学性能，但同时会使实体掩模更难制造。额外的层结构和受控的高度差会带来新的尺寸误差或缺陷机会。
竞争格局还包括供应商。ASML 控制着 EUV 扫描仪平台，而掩模基板、写入机、检测系统、计算光刻软件、光刻胶、沉积工具和蚀刻设备则来自更广泛的供应链。
一项成功的相移设计将使三星在其中若干组件的交界处获得专有知识。这些知识能够影响掩模的设计、制造、测量方式，以及其与曝光设置的匹配方式。
专利也具有防御性用途。即使这一确切设计从未投入生产，三星也可能希望在未来 EUV 掩模结构周围获得自由实施空间。该申请可在工程团队比较多种竞争方案时保护一种选择权。
因此，不应将该专利视为已公布的制造路线图。更恰当的理解是，它表明三星认为由掩模控制的相位和反射率足够重要，值得作为知识产权提出权利要求。
真正的考验是可制造性，而非光学上的优雅
只有当相移掩模带来的成像收益超过其在大规模量产中增加的成本、缺陷风险和控制负担时，它才算成功。
第一个不确定性在于制造精度。三星的设计依赖于相邻区域高度和材料的受控差异。任何偏差都可能改变产生预期干涉效果的相位关系。
第二个不确定性是反射率。EUV 系统在每次光学相互作用中都会损失光能，因此掩模必须保留足够的反射强度，以满足实际曝光剂量需求。改善特征边缘处的相位相消，不能以其他区域过度的能量损失为代价。
第三个不确定性是缺陷检测。传统吸收层缺陷在 EUV 掩模上已很难检测和修复。多层相移结构增加了埋藏界面、表面形貌和标准检测可能无法完全捕捉的光学行为。
第四个问题是不同特征类型之间的差异性。能够使一种密集线条图形更清晰的掩模结构，在接触孔、拐角、孤立特征或二维形状上可能表现不同。DRAM 包含重复阵列，但也包含几何结构不那么规则的外围电路。
第五个问题是掩模寿命。量产掩模需要承受反复 EUV 曝光、清洗周期、搬运及污染控制。在实验掩模上有效的设计，必须在晶圆厂预期的运行寿命内保持其性能。
三星的申请包含结构性权利要求，而非公开的晶圆数据。其中没有提供测得的工艺窗口扩展、良率改善、曝光剂量降低、缺陷率、掩模寿命或吞吐量结果。对于专利而言，这些缺失很正常，但它们限制了外部观察者能够得出的结论。
缺少量产数据也意味着广泛的消费端预测为时尚早。更好的掩模可以帮助实现更高密度或更高效率的存储器，但最终结果仍由多个后续环节决定。蚀刻转移、电容形成、晶体管行为、封装和产品认证仍是独立约束。
High-NA EUV 并不能消除这些问题。它引入了更小的焦深，这意味着图像在失去清晰度前所能容忍的垂直变化更少。它还采用变形光学系统，只能曝光传统视场尺寸的一半，从而影响芯片布局和吞吐量。
一项 2026 年 DRAM 图形化研究评估了 High-NA EUV 在 10 纳米及更小工艺代的存储节点和外围结构中的应用。该项High-NA 研究考察了潜在的工艺步骤减少空间，但它的存在也表明，在广泛投入量产前仍有大量验证工作待完成。
美光的行业演示指出了 High-NA DRAM 的实际缺点。对于一种展示的掩模版更换方案，其估计吞吐量损失约为 39%，而另一种拼接方案约为 10%。该公司还认为，由于成本原因，全视场、大尺寸 High-NA 掩模对 DRAM 而言并不现实。
这些数字适用于美光展示的情景，而非所有未来实施方案。不过，它们仍说明了三星为何可能寻求与传统 0.33-NA 系统兼容的掩模改进。即使更先进的扫描仪提供更精细的分辨率，延长已部署平台的使用寿命也可能具有经济价值。
然而，传统 EUV 也有自身上限。掩模改进无法无限期弥补光学分辨率不足。相移结构可以扩大裕量或使某些特征更清晰，但并不能消除光子统计、光刻胶限制或叠对要求。
这构成了本文的核心张力。三星的掩模路线之所以具有吸引力，是因为它针对了一个关键约束，同时无需立即转换扫描仪平台。若掩模复杂性抹去了晶圆端获得的工艺节省，同一路线的吸引力就会下降。
外部观察者也应避免将专利活动等同于竞争领先地位。一家公司可能公布强大的知识产权，却难以将其转移至制造环节。另一家公司则可能利用未公开的工艺知识取得更优的量产成果。
三星长期的 EUV 历史为该提案作为工程方向增添了可信度。该公司于 2020 年出货首批 100 万个基于 EUV 的 DRAM 模组，后来又增加了 DDR5 生产中的 EUV 层数。这些经验提供了真实的制造背景。
但这并不能验证这一新设计。三星尚未公开将 US 2026/0133478 A1 与某个已命名的 DRAM 节点、HBM 代际、扫描仪平台或工厂联系起来。也没有独立机构公布采用该专利结构的对比晶圆结果。
更准确的结论应当更为有限。三星正在研究一种有望提升 EUV 图像对比度和工艺容差的掩模架构。该申请表明其战略意图，而量产证据仍然缺失。
三个信号将表明该专利是否重要
下一项有意义的证据将来自工艺披露、掩模生态系统验证和产品认证，而不是更多的专利措辞。
第一个信号是三星发布将相移掩模与特定 DRAM 工艺关联的技术披露。这类披露可能出现在工程论文、会议演示、供应商公告或制造更新中。
有价值的证据将包括测得的图像对比度、归一化图像对数斜率、局部临界尺寸均匀性、边缘定位误差、曝光宽容度或焦深。与传统吸收层掩模进行比较，将使结果更有意义。
公开量产层的信息将更具意义。字线、位线、接触孔或存储节点图形具有不同的成像要求。点明目标将显示三星认为该结构在哪些位置能够创造足以证明认证投入合理的价值。
如果三星公布可重复的晶圆结果，核心判断将更有力。若该设计仍局限于专利记录，则应继续被视为一种选择，而非现行制造优势。
第二个信号是来自掩模生态系统的支持。没有合适的基板、沉积控制、蚀刻、多束写入、检测、修复、计算模型和计量技术，相移概念就无法规模化。
供应商公告可以揭示该设计是否已超越内部模拟。若有掩模基板生产商、设备公司或研究机构参与联合工作，将表明三星正在解决可制造性问题，而不只是保护一个概念。
检测尤其值得关注。如果工程师无法在昂贵晶圆曝光前发现缺陷，复杂掩模结构在商业上就较为薄弱。采用类 EUV 波长检查掩模的光化学检测证据，将增强这一论点。
供应商的沉默并不能证明失败，因为半导体开发往往具有保密性。尽管如此，生态系统参与仍比又一项关于图形更清晰的笼统主张更具说服力。
第三个信号是竞争性的工艺表现。三星、SK hynix 和美光将通过已认证的存储器产品、客户送样、量产爬坡和资本配置展示进展。
对三星而言，相关迹象包括较新 DRAM 世代的良率和产量，而不只是 EUV 层数。若周期时间或缺陷密度阻碍经济产出，更多 EUV 曝光并无帮助。
对于 SK hynix，观察者应关注其 High-NA 开发系统多快能对已披露的 DRAM 工艺作出贡献。早期工具安装可以建立学习能力，但大规模量产仍是更艰难的里程碑。
对于美光，1-gamma 量产爬坡将显示其较晚的 EUV 转换是否保留了通过 DUV 倍增开发出的工艺和成本优势。强劲结果将证明，掩模与工艺整合比单纯率先采用 EUV 更重要。
这些信号还将阐明传统 EUV 与 High-NA EUV 的角色。如果制造商继续通过更好的掩模、光刻胶和计算校正来延长 0.33-NA 系统的使用，High-NA 在 DRAM 中的部署仍可能保持选择性。
如果传统系统需要过多曝光次数，或失去可接受的工艺裕量，尽管存在成本和半视场的复杂性，High-NA 的采用仍将加速。三星的专利正处于这一决策的核心位置。
对于芯片买家而言，短期影响有限。一项专利不会改变当前 DDR5、LPDDR5X、GDDR7 或 HBM 的供应情况。它也不能证明任何已出货三星存储产品具有性能优势。
长期相关性则十分重大。AI 服务器、PC、移动设备和加速器都依赖存储器供应商在不让成本或功耗失控上升的前提下提升密度。光刻决定了这些供应商能够以多高的经济效率继续缩小关键结构。
这正是此次重新受到关注值得超越简单专利摘要的原因。三星并非只是提出另一种掩模形状。随着 dram euv 曝光接近更紧张的物理和经济极限，它正在检验掩模能否承担更多负担。
严谨的应对方式是追踪证据，而不是追逐新闻标题。关注是否出现明确命名的 Samsung 工艺、获得供应商支持的掩模验证，以及竞争性的良率或认证结果。这三项进展将揭示，这种相移架构究竟会成为制造基础设施，还是仍只是一项有价值的防御性知识产权。
目前，应将 Samsung 的申请视为一个可信的技术方向，但其量产可行性仍未得到验证。继续关注后续的 DRAM 披露，并追问其中是否包含实测晶圆结果，而不仅仅是设计主张。这些证据将决定 Samsung 是否延长了传统 EUV 的可用寿命、强化了未来 High-NA 工艺，还是仅仅为棘手的制程微缩问题保留了另一条路径。
