量子计算芯片走出实验室，IBM Condor 达到 1,121 量子比特

IBM 宣布其 Condor 处理器已达到 1,121 量子比特，这一规模使其硬件脱离了多年来严格的仅限研究环境。该公司在其官方技术报告中详细介绍了这一成就，报告链接为 IBM quantum Condor announcement。

这一举措之所以重要，是因为同一公告中包含的数据显示，通过新的控制电子设备和校准程序，错误率有所降低。这种结合将注意力从单纯的量子比特数量转向容错操作是否能达到商业工作负载所需的阈值。

Google 和 Rigetti 的竞争路线图现在在规模和稳定性上都面临更清晰的基准。这种压力落在每一个承诺在本十年末实现实用规模结果的团队身上。

量子计算量子比特突破公告历来以原始量子比特增长来衡量。IBM Condor 改变了这一指标，证明新增的量子比特可以用比前几代更小的错误开销来控制。

1,121 量子比特的数量超过了之前的 IBM Eagle 代，并伴随双量子比特门错误从 0.8% 降至 0.5% 的报告。这些数字直接来自公司随发布一起发布的技术报告。

该系统采用 heavy-hex 晶格和新型可调耦合器，将脉冲持续时间缩短了 20%。更短的脉冲减少了对退相干的暴露，而退相干是此规模下错误的主要来源。

Google 的 Sycamore 系列仍保持着已演示量子优势任务的纪录，该纪录发表在最初的 Nature paper on Sycamore 上，但处理器规模仍低于 100 量子比特。Rigetti 已扩展到数百量子比特，但尚未在完整设备上发布可比的错误率改进。IBM 现在在投资者评估这些平台时最常引用的单一指标上领先。

纠错开销仍是主要约束。表面码估计表明，在当前错误率下，每个逻辑量子比特大约需要 1,000 个物理量子比特。IBM 测得的改进缩小了这一比率，但该公司仍预计第一个有用的逻辑量子比特至少需要 2,000 个物理量子比特。

1,121 量子比特所需的布线和低温基础设施已经填满了一个完整的稀释制冷机。量子比特数量每增加一倍，布线和控制电子设备的需求就会成倍增加。这些物理限制现在已成为实际瓶颈，而非量子比特制造良率。

等待容错量子优势的公司将在未来六个月内关注三个信号。IBM 计划在 2027 年第一季度发布 2,000 量子比特设备。Google 打算在其下一代芯片上发布更新的纠错基准。Rigetti 将报告其新的 336 量子比特系统是否达到客户试点所需的内部稳定性目标。这些里程碑中的任何一个都将显示纠错趋势是继续还是停滞。

因此，Condor 的推出是一个进度标志，而不是成品。它为每个仍主要以量子比特数量衡量成功的硬件团队提高了标准。

量子计算芯片的演进背景

量子计算芯片已从实验室里的新奇事物转变为能够处理数百或数千量子比特的工程系统。早期设备如 IBM 的 5 量子比特和 16 量子比特原型展示了基本的叠加和纠缠，但缺乏有意义计算的规模。在 successive 世代中，重点转向集成密度、控制精度和热管理。Condor 处理器代表了这一进程的最新一步，此时量子比特数量 alone 不再定义进步；相反，规模与误差管理之间的相互作用决定了商业应用的 viability。

历史增长最初遵循类似摩尔定律的轨迹，量子比特数量大约每 1 到 2 年翻一番。然而，与经典晶体管不同，量子比特引入了独特的约束，包括以微秒计的相干时间以及对环境噪声的敏感性。IBM 从 127 量子比特的 Eagle 到 433 量子比特的 Osprey，再到现在的 1,121 量子比特 Condor 的历程，说明了包括先进光刻和材料纯度改进在内的制造技术如何实现了更大晶格而没有成比例增加缺陷率。例如，Eagle 处理器引入了重六边形晶格，减少了频率碰撞，而 Osprey 改进了低温封装，以在超过三倍量子比特数量的情况下维持更长的相干时间。这些 incremental 进步为 Condor 的更大阵列奠定了基础。

材料科学发挥了决定性作用。研究人员用基于钽的组件取代了较旧的铝结，这些组件具有更低的损耗正切，直接将相干时间从早期设备的 50 微秒延长到 Condor 级芯片的 200 微秒以上。这一改进允许门操作在环境噪声积累之前完成，这是运行超过几十层电路的先决条件。大学和国家实验室对 3-D 集成的并行工作做出了贡献，将控制布线堆叠在量子比特平面上方，以释放表面区域用于更密集的量子比特放置。没有这些贡献，扩展到几百个量子比特以上将仍然不可能。

除了硬件之外，Qiskit 等软件框架也并行演进，抽象了低级脉冲控制，使开发人员能够专注于算法设计而非设备特定校准。来自更广泛社区的开源贡献加速了电路表示的标准化，使研究人员能够更轻松地在超导平台之间移植实验。这些生态系统发展缩短了从硬件发布到有用实验的时间，这是量子比特数量跨越千量子比特阈值时的关键因素。

IBM Condor 处理器的架构细节

Condor 采用重六边形晶格拓扑，在连接性与减少相邻量子比特之间的串扰之间取得平衡。每个量子比特最多连接到其他三个量子比特，最大限度地减少了困扰更密集布局的频率拥挤。可调耦合器动态调整相互作用强度，允许门操作在更短的时间窗口内完成，同时抑制不需要的 ZZ 相互作用。这种设计选择以牺牲一些算法灵活性为代价换取更高规模的门保真度，内部基准测试验证了这一权衡，显示整个阵列的双量子比特门误差降至 0.5% 以下。

控制电子设备集成了在 4 开尔文而非室温下工作的 cryo-CMOS 组件。这种架构缩短了信号路径，与前几代相比将延迟减少了约 30%。校准例程现在利用机器学习算法，在 15 分钟内映射整个阵列的量子比特漂移模式，这比小型芯片所需的手动调谐有了实质性改进。机器学习模型在空闲期间收集的历史漂移数据上进行训练，在每次实验运行前预测最佳脉冲参数。工程团队报告称，这种自动化将设置时间从数小时减少到数分钟，使每次稀释制冷机冷却周期能够进行更多电路迭代。

脉冲整形技术将双量子比特门的持续时间缩短了 20%，直接降低了每个量子比特经历的集成噪声。这些硬件级改进支持了测得的门误差降低，并使持续运行超越孤立演示成为可能。工程师还引入了主动重置协议，使量子比特比被动热化更快地返回基态，回收了以前在电路执行之间损失的空闲时间。综合这些特性，在可比噪声条件下，将实际电路深度从 Eagle 上的大约 50 层提高到 Condor 上的 150 层以上。

热预算计算表明，即使所有控制线都处于活动状态，Condor 的低温系统仍能将基础温度保持在 15 毫开尔文以下，这一余量允许在不立即进行硬件重新设计的情况下添加额外的量子比特层。未来迭代可能会在多个芯片之间集成超导互连，以突破单芯片限制。

推动商业就绪的纠错进展

错误校正仍然是阻碍噪声中等规模量子设备迈向容错机器的核心难题。表面码实现所需物理量子比特与逻辑量子比特的比率，在错误率高于0.8%时，历史上曾超过1000:1。IBM报告的双量子比特门错误率降至0.5%，在乐观解码假设下，将这一开销缩小至约700:1。这一改进既源于更低的物理错误率，也得益于更优的实时反馈回路，能在比特翻转和相位翻转错误扩散至整个晶格前将其检测并纠正。

该公司推出了一种新的校准框架，可追踪晶格中的关联错误，从而实现脉冲幅度的实时调整。初步模拟表明，当与距离-5表面码结合使用时，该技术可将逻辑错误率再降低两倍。此类增益使单个实用逻辑量子比特的阈值更接近预计的2000物理量子比特里程碑。实际上，这意味着化学或优化领域的变分算法可以用更少的采样次数运行，从而降低早期用户按小时租用云算力的成本。

研究人员还探索了标志量子比特技术，以最小开销检测错误。通过在重六边形晶格中交织标志量子比特，系统可在危险错误链跨越多个逻辑块前发出警告。在127量子比特子集上的内部测试显示，在100层随机电路期间，未检测到的错误事件减少了35%。这些技术将在固件更新部署后直接扩展至完整的Condor阵列。

竞争格局与基准比较

Google的Sycamore处理器在53量子比特的随机电路采样任务上实现了量子优越性，但要在保持低错误率的同时扩展到100量子比特以上已证明困难重重。该公司最新路线图强调错误校正的逻辑量子比特，而非单纯增加原始数量。Rigetti的336量子比特Ankaa系统采用了与Condor类似的可调耦合器，但尚未在整个设备上达到IBM公布的双量子比特门保真度。Rigetti转而专注于通过激进的错误缓解来容忍较高物理错误率的混合量子-经典工作流。

其他参与者，包括IonQ和Quantinuum的囚禁离子平台，提供了优越的每量子比特相干性，但面临离子链长度和门速度扩展的挑战。像Condor这样的超导方法目前在量子比特密度上领先，而光子与中性原子系统则针对量子网络等不同应用领域。例如，Pasqal和QuEra的中性原子阵列已展示了包含数百个原子的可编程图，但时钟速度较慢，限制了电路深度。囚禁离子系统擅长全对全连接，可简化某些算法，但将单个激光束连接到数千个离子仍是未解决的工程问题。

行业采用的实际意义

在优化、模拟和机器学习领域探索量子优越性的组织如今有了更清晰的时间表。测试投资组合优化例程的金融机构可以开始使用云端可访问的Condor级硬件，将经典启发式方法映射到混合量子-经典工作流。模拟分子相互作用的制药公司可获得更多量子比特用于变分量子本征求解器实验，而无需承担成比例更高的错误惩罚。一个具体例子是模拟与固氮相关的FeMoco小片段；Condor上的额外量子比特允许在退相干主导前纳入更多轨道，与Eagle运行相比，能量估计可改善数毫哈特里。Ibm详细介绍了类似的实验增益。

评估路线优化问题的物流供应商可利用增加的量子比特数量来编码更大的问题实例，尽管完全优势仍需错误校正的逻辑量子比特。早期访问计划允许开发者今天就原型化电路，这些电路将在逻辑量子比特数量跨越实用阈值后直接映射到未来设备。试验交通流建模的汽车公司已预留Condor机时，以测试比去年更大规模的二次无约束二元优化实例。

IBM Quantum Network合作伙伴提供的研讨会现已包含Condor专属实验模块，教授针对重六边形拓扑优化的电路编译技术，从而缩短企业团队的学习曲线。

当前量子系统的局限与风险

尽管取得进展，Condor在全规模下仍易受退相干和控制串扰影响。低温基础设施成本继续非线性上升，每次量子比特数量翻倍都需要成比例增加布线密度和制冷功率。包括高纯度约瑟夫森结材料在内的专用组件供应链限制，给2027年2000量子比特目标带来了进度风险。定制低温隔离器的交货期已延长至九个月，迫使IBM在开发周期早期就进行库存储备。

量子安全影响也值得关注。能够分解大整数的量子算法仍需数年时间，但各组织必须开始清点加密资产，因为一旦容错系统出现，这些资产可能变得脆弱。银行和政府机构的后量子密码学迁移项目如今将 Condor 规模硬件作为具体信号，表明规划应加速进行。保险公司已开始提供涵盖量子相关业务中断风险的保单，反映出对这些过渡风险的日益关注。

Roadmap Signals and Milestones to Monitor

IBM 的公开计划要求在 2025 年推出 1,386 量子比特的 Flamingo 处理器，随后在 2027 年初推出 2,000 量子比特的设备。Google 计划在同一时间框架内，在下一代超导芯片上发布更新的逻辑量子比特基准。Rigetti 打算在 2025 年底前在其 336 量子比特系统上演示客户试点工作负载。其他里程碑包括 IBM 计划集成实时解码 ASIC，将表面码综合征处理移至低温恒温器内部，以降低经典通信延迟。

What to Watch Next

企业应跟踪云服务公告，这些公告将公开 Condor 的部分内容，用于混合算法测试。报告超过 1,000 个物理量子比特设备上的逻辑量子比特演示的学术出版物，将表明商业工作负载何时可以从噪声模拟过渡到纠错执行。校准自动化的持续改进将决定新硬件世代对非专业开发者的可及速度。

Frequently Asked Questions

How many logical qubits can Condor support today?

当前错误率预计少于一个完全纠错的逻辑量子比特，这与 IBM 所述的第一个有用示例大约需要 2,000 个物理量子比特的要求一致。

When will businesses see practical advantage?

大多数预测指向 2020 年代后期，即多个逻辑量子比特可用之时，尽管特定采样或优化任务的狭窄优势可能更早出现。

What industries stand to benefit first?

化学模拟、金融风险分析和某些机器学习内核经常被提及为近期待选对象，前提是逻辑量子比特开销降低。

跟踪快速发展的技术故事的团队通常需要一个地方来保存源笔记、会议背景和后续问题。轻量级 AI knowledge base 可以让这些变动部分在新闻周期变化后更容易重温。