AMD、Zen 7 Florenceを2028年、Zen 8 Ravennaを2030年に投入へ

AMDは、発表されたばかりのZen 6世代が大規模環境での検証をまだ待つなか、サーバーCPUのロードマップを2030年まで拡張した。

amd tomのロードマップ報道は、2028年投入予定のZen 7「Florence」と、2030年に向けて現在開発中のZen 8「Ravenna」に焦点を当てている。AMDは両製品を2026年7月23日のAdvancing AIイベントで発表した。

Florenceには、新たなAI計算拡張機能、次世代の製造プロセス、新しいメモリー技術への対応が導入される。また、複数のAIインフラ用途を想定した、より幅広い製品群を率いることになる。

これは単なる早期のアーキテクチャー予告ではない。Intelが2027年のDiamond Rapids、そして2028年ごろのCoral Rapidsの投入を目指すなか、AMDは予測可能な製品投入ペースを約束している。

構図は明快だ。AMDは公開された時期と拡大する製品ポートフォリオを持つ一方、Florenceのコア数、性能、消費電力、正確な製造技術は明らかにしていない。

一方のIntelは、Diamond Rapidsプラットフォームにおける複数の具体的な改善点を説明している。しかし2027年という投入時期は、Florenceが登場する前にAMDの現行Venice世代へ重要な好機を与える。

したがって、このロードマップはサーバー市場の競争を変えるものの、決着をつけるものではない。AMDは日程、アーキテクチャー名、想定するAIの役割を定めた。今後は実行力と独立系ベンチマークが、その説明を裏付ける必要がある。

AMD Tom報道、2030年までのロードマップを明らかに

AMDはCPUロードマップを、将来のZenアーキテクチャー名の一覧ではなく、長期的なインフラコミットメントへと位置づけた。

AMDのCEOであるLisa Suは、同社のAdvancing AI 2026プレゼンテーション終盤でFlorenceを披露した。同氏は、AMDが2028年にZen 7製品を投入する計画だと述べた。

ロードマップの開示によると、Florenceは次世代プロセスを採用し、新しいAI計算拡張機能を追加する。また、最新のメモリー技術にも対応する。

AMDのAdvancing AI 2026に関する公式発表でも、Zen 7ベースのEPYCプロセッサが2028年に、Zen 8ベースのRavennaプロセッサが2030年に予定されていることが個別に確認されている。AMDはFlorence、Ferrara、FidenzaをZen 7サーバー製品群の一部として挙げている。

これらの発表は、Zen 7における3つの優先事項を示している。AMDは製造効率の向上、CPUベースAI処理の強化、そして要求の厳しいワークロード向けのメモリー帯域幅または容量の拡大を目指している。

AMDは正確な製造ノードを明らかにしていない。コア数、キャッシュ構成、ソケット仕様、電力上限、詳細な性能目標も公表を控えた。

Florenceの投入は2年先であるため、この不足している詳細は重要だ。プロセス選定、パッケージング能力、メモリーの供給状況、顧客認定はすべて、サーバープロセッサの最終的な投入時期に影響し得る。

それでも、製品名を示し2028年という目標を定めたことで、クラウド事業者やサーバーメーカーはより明確な計画期間を得られる。インフラ購入者は、広範な導入の何年も前からプラットフォームを評価することが多い。

AMDはまた、Zen 8を基盤とする第8世代EPYC製品群Ravennaが、すでに開発中であることも確認した。Suはこのプロセッサ製品群を2030年と結び付けた。

Ravennaに関する技術的な詳細はFlorenceより少ない。それでもその記載は、AMDが顧客に対し、Zenの開発を現行の製品サイクルを超えて継続するペースとして捉えてほしいと考えていることを示す。

このシグナルは、特にデータセンター向けの購入で重要になる。企業の購入者は、複数のハードウェア世代にまたがるソフトウェアサポート、プラットフォームの寿命、更新サイクル、性能向上を考慮しなければならない。

Florenceは単独ではない。AMDはFerraraをAIホストノード、Faenzaを異なるワークロード要件に向けた「Agentic Sandbox」と説明した。

AIホストノードは、AIシステム内のアクセラレーター、メモリー、ストレージ、ネットワーク、ソフトウェアサービスを調整する。GPUだけで完結できない処理を担う。

AMDによれば、この多様化したアプローチにより、市場全体に一つのプロセッサ構成を強いることなく、より多くのサーバー用途に対応できるという。

これは注目すべき戦略変更だ。EPYCにはすでに特化型のバリアントが含まれているが、Florence世代ではワークロードのセグメント化がAMDの公開アーキテクチャー戦略に直接組み込まれる。

amd tomという検索語は広範に聞こえるかもしれないが、その背景にあるニュースは特定の移行を扱っている。AMDは個別CPUの販売から、完全なAIインフラ内における複数のCPUの役割を定義する方向へ移行している。

この方向性は、FlorenceをAMDのアクセラレーターおよびネットワーク計画とも結び付ける。同社は将来のPensandoネットワークコンポーネントと並行して、MI500およびMI600 Instinct製品を開発している。

したがって、ロードマップの価値は連携に左右される。将来のEPYCプロセッサは、適切なアクセラレーター、インターコネクト、メモリー、ファームウェア、オペレーティングシステム、開発者サポートとともに提供されなければならない。

AMDは名称と意図した順序を公表した。次の課題は、その日程を顧客が予定どおり導入できる認定済みシステムへと変えることだ。

VeniceがFlorenceに先立ちAMDへ先行機会を与える

Florenceが注目を集める一方、AMDがより長期的なロードマップを実行できるかを示す直近の証拠となるのはZen 6 Veniceだ。

AMDはAdvancing AI 2026で第6世代EPYC 9006製品群を発表した。イベント周辺の発表報道によると、最上位構成には256個のZen 6コアが搭載される。

Veniceは、5月に発表された量産上の節目に続く製品だ。AMDは、このプロセッサが台湾におけるTSMCの先進的な2ナノメートル製造技術で量産立ち上げ段階に入ったと述べた。

量産に関する発表では、VeniceをTSMCの2ナノメートル工程で量産立ち上げを開始した最初の高性能コンピューティング製品として説明している。AMDはTSMCのArizona施設での将来の生産も計画している。

量産立ち上げとは、より広範な顧客提供に先立って製造量が増加していることを意味する。出荷量、最終歩留まり、アプリケーション性能を自動的に保証するものではない。

この違いは重要だ。Veniceが生産段階に入ったことでAMDのロードマップへの自信には説得力が増すが、顧客には依然として独立したシステム試験と導入実績が必要となる。

Veniceは、AMDの現行の約束と2028年に関する主張をつなぐ橋渡し役となる。先進的なシリコン、パッケージング、メモリー、ファームウェア、サーバー供給を同社が調整する能力を試す製品だ。

このプロセッサは、AMDがTSMCに依存していることも示している。この関係により、AMDは最先端の製造工場を自社で運営せずに先進プロセス技術を利用できる。

同時に、依存関係も共有する。TSMCの生産能力、パッケージングの供給状況、地理的集中、他の大口顧客からの需要は、AMDの供給拡大能力に影響する可能性がある。

AMDは、計画されているArizonaでの生産を通じて、そのリスクの一部に対処しようとしている。ただし同社は、Veniceの生産量が各拠点からどの程度供給されるかを明らかにしていない。

次のZen 6バリアントは、製品戦略にさらなる層を加える。AMDによれば、Veranoは電力とメモリー移動に制約されるワークロード向けにLPDDRメモリーを統合する。

LPDDRは、従来のサーバーメモリーより低消費電力となるよう設計されたメモリーだ。その採用は、大規模AIシステムにおいてホストプロセッサが果たす役割をAMDが再考していることを示唆する。

現代のAIラックでは、オーケストレーション、前処理、ストレージアクセス、セキュリティ、ネットワーク、システム管理のためにCPUが必要となる。GPUは大規模な並列計算を担うが、より広範なシステムの稼働を維持するのはCPUだ。

この役割分担により、ホストCPUの効率はますます重要になる。固定されたラックまたはデータセンターの電力上限内では、オーケストレーションに割り当てられる1ワットごとに、アクセラレーターに利用可能な電力が減少する。

同じ理由で、メモリーの挙動も重要だ。Agenticワークロードでは、主モデルの推論プロセスの周辺で、頻繁なツール呼び出し、検索タスク、データベース処理、ネットワーク活動が発生し得る。

AMDのFlorenceロードマップは、この前提を土台としている。その新しいAI計算拡張機能は、従来のCPU命令や外部アクセラレーターに依存していた特定の処理を高速化するはずだ。

AMDはこれらの命令を詳しく説明していない。慎重に選ばれたデモ以外でも意味のある利点をもたらすかどうかは、独立したソフトウェアサポートによって決まる。

同社には、新機能を認識するコンパイラー、ライブラリー、オペレーティングシステム、アプリケーションフレームワークも必要だ。ソフトウェアが効率的に利用できなければ、ハードウェア拡張機能の価値は限られる。

有望な初期シグナルもある。開発者はすでに、一般にACEと略されるAMDのAI Compute Extensionsに関連するコンパイラーパッチに取り組んでいる。

コンパイラーに関する報道は、ACEをx86 Ecosystem Advisory Groupから生まれた取り組みと結び付けている。AMDとIntelは、x86プラットフォーム間の一貫性を改善するために同グループを設立した。

この協力は競争の構図を複雑にする。AMDとIntelはサーバー販売で競合しているが、開発者が不要な非互換性を管理せずにx86機能を対象にできることは、両社に利益をもたらす。

Veniceは、AMDのプラットフォーム実行力をより早く試す機会を提供する。Florenceは、同社がその性能をより専門化されたAIインフラの役割へ拡張できるかを決めることになる。

Florence、Intelのサーバー投入時期に圧力

AMDのロードマップにおける最大の優位性は、確定した性能リードではない。Intelに遅れた競争スケジュールを守らせる力にある。

Intelは、コードネームDiamond RapidsのXeon 7世代を2027年に投入する予定だ。この時期は、AMDのVenice投入と計画中のFlorence登場の間に位置する。

Diamond Rapidsは、同社の18A製造プロセスを改良したIntel 18A-Pを採用する。Intelによると、この改良版は性能、電力特性、信頼性を向上させる。2026年6月の製造アップデートで、Intelは18A-Pがリスク生産に入ったと述べた。ただしリスク生産は中間的な節目であり、Xeonの大量供給を示すものではないと強調している。

IntelはPCI Express 6.0と第2世代MRDIMMメモリーへの対応も確認している。MRDIMMは複数のメモリーランクを組み合わせ、プロセッサに利用可能なデータレートを高める技術だ。

同社によると、Diamond RapidsはXeon 6より50%多いコア数と、2倍のメモリー帯域幅を提供する。正確な出荷構成は依然として明らかにされていない。

Xeon 7ロードマップによると、Intelは8チャネルのDiamond Rapidsバリアントを中止した。代わりに16チャネルプラットフォームへ注力する。

この選択は、ハイエンドのメモリー処理能力を強化する可能性がある。一方で、より低いソケットコスト、シンプルなボード、または控えめなメモリー要件を重視する顧客にとって、プラットフォームの適性を狭める可能性もある。

AMDの多様化したFlorence製品群は、対照的な戦略を提示する。一つの構成を答えとして提示するのではなく、AMDは異なるプロセッサやプラットフォームを明確なAIの役割に割り当てている。

Ferraraは、AMDの将来のラックスケールシステムに関連付けられるAIホストノードとして機能する。Faenzaはサンドボックス化されたエージェント型コンピューティングを対象とするが、AMDは実装の詳細をほとんど明らかにしていない。

これらの名称は、AMD製品が各ワークロードにより適していることを証明するものではない。むしろ、同社が購入者にポートフォリオをどう評価してほしいかを示している。

AMDは、競争の焦点をプラットフォームの専門性と導入サイクルに置こうとしている。Intelは、製造技術の進展、メモリ帯域幅、自社の統合プラットフォーム技術に顧客の関心を向けたいだろう。

この見解の相違はタイミングによって際立つ。Veniceにより、AMDはIntelの次期Xeon世代に対抗する2026年の製品を手にする。

続く2027年には、より新しいIntelの製造技術とプラットフォーム機能を備えたDiamond Rapidsが登場する。その後の2028年にはFlorenceが続き、この時期にはIntelのCoral Rapidsがより直接的な競合になると見込まれている。

Coral Rapidsが重要なのは、Intelがデータセンターロードマップにおいて同時マルチスレッディングの復活を議論しているためだ。この技術により、1つの物理コアが複数のソフトウェアスレッドを処理できる。

Intelは近年の複数のクライアント向け設計からHyper-Threadingを削除した。マルチスレッディングはスループット、利用率、セキュリティ上の考慮事項、ソフトウェアライセンス効率に影響し得るため、同社のサーバー計画は引き続き注視されている。

Coral Rapidsが予定どおりに登場すれば、FlorenceはDiamond Rapidsよりも適切なIntelの対抗製品と対峙することになる。Intelに遅れが出れば、AMDはZen 7システムを認定するための時間をさらに得る。

これは、amd tomのロードマップをめぐる話が、ベンチマーク競争になる前にタイミング競争であることを意味する。両社とも、比較可能なZen 7およびCoral Rapidsのデータを十分には公開していない。

Nvidiaも別の圧力源となっている。同社のロードマップは、AIデータセンター向けにアクセラレーター、CPU、ネットワーキング、インターコネクト、そして完成したラック設計をますます統合している。

AMDのFerraraとHeliosの計画は、この統合アプローチへの対応だ。FlorenceはXeonプロセッサだけと競合するわけではない。アクセラレーター中心のシステムにおいて、AMDのホストアーキテクチャを正当化する必要もある。

Nvidiaの優位性は、導入済みソフトウェア基盤と、より多くのプラットフォーム構成要素を緊密に制御している点にある。AMDはx86互換性、複数のハードウェアパートナー、そしてオープンソフトウェアという訴求で対抗する。

アクセラレーターに最も注目が集まる場合でも、CPUは戦略的に重要であり続ける。AIクラスターには、GPUへのデータ供給、サービス管理、データ移動の調整を行う汎用プロセッサが必要だ。

適合性の低いホストは、高価なアクセラレーターラック全体の利用率を制限しかねない。そのためCPUの選定は、システム全体から得られる実質的な投資対効果に影響する可能性がある。

企業の購入担当者は、ロードマップの日程を最終的な購入判断の根拠として扱うべきではない。実際に使用するデータベース、ストレージシステム、ネットワーク、モデル、オーケストレーションソフトウェアを用いたプラットフォームレベルの測定が必要になる。

現時点でAMDは、Intelに対してストーリー面で圧力をかけている。IntelはDiamond RapidsとCoral Rapidsを予定どおりに出荷し、AMDが狙うワークロード全体で競争力を発揮できることを示さなければならない。

AMDのFlorenceが約束しても、なお示されていないこと

このロードマップは方向性を示しているが、最も重要な性能、製造、ソフトウェアに関する主張は依然として検証されていない。

AMDはFlorenceのコア数を開示していない。クロック速度、キャッシュ容量、チップレット設計、ソケット電力、メモリチャネル数、アクセラレーター統合の詳細も明らかにしていない。

これらの数値がなければ、購入者は密度、エネルギー要件、ライセンス上の影響、想定されるアプリケーション性能を計算できない。FlorenceをCoral Rapidsと直接比較することもできない。

「次世代プロセス」という説明も、別の不確実性を生んでいる。AMDはTSMC A16、A14、その他いかなる製造技術についても明示していない。

一部の業界報道では2ナノメートル未満のプロセスが推測されている。しかし、AMDまたは製造パートナーが具体的なノードと生産計画を示すまで、それは推測にとどまる。

プロセス名だけにも比較上の価値には限界がある。各メーカーはノードを異なる方法で定義しており、実際の性能と密度は設計ルールや製品実装によって決まる。

先端製造は、潜在的な利益とともに実行上のリスクももたらす。新しいトランジスタ、パッケージング手法、インターコネクト、電力供給システムは、量産時に許容可能な歩留まりを達成しなければならない。

チップがアーキテクチャのスケジュールを満たしても、完成したサーバーの投入は後になる可能性がある。プラットフォームの検証には、ファームウェア、メモリ認定、ボード設計、熱試験、OSサポートが含まれる。

AMDが複数の製品ファミリーを展開することで、この作業負荷は増加する。顧客が専門化によって導入が簡素化されるかを評価するには、Florence、Ferrara、Faenzaのより明確な定義が必要だ。

この戦略は、シリコンをワークロード要件に適合させることで妥協を減らせる可能性がある。一方で、プラットフォームの複雑さ、在庫選択肢、ソフトウェア認定の要求を増やす可能性もある。

顧客は、ファミリー間でどの要素が互換性を保つのかを知る必要がある。ソケットの継続性、ファームウェアの再利用、メモリサポート、管理ツール、アプリケーション認証は、導入に影響し得る。

ACEも同様のトレードオフを提示する。CPUベースのAI命令は、特にデータ準備、推論支援、小規模なワークロードで有用に聞こえる。

しかしAMDは、独立したACEベンチマークや最終的なプログラミングモデルを公開していない。どのアプリケーションが最も恩恵を受けるかも確立していない。

IntelはXeonプロセッサ上の行列計算向けに、Advanced Matrix Extensions、すなわちAMXを訴求してきた経験がある。それでも結果は、最適化されたライブラリと互換性のあるソフトウェアに大きく依存する。

したがってAMDのACE実装は、単にプロセッサのドキュメント内でなく、ソフトウェアレベルで競争しなければならない。開発者には、安定したコンパイラ、デバッガ、ライブラリ、導入ガイダンスが必要だ。

Zen 7 analysisも、Florenceを次世代メモリと結び付けている。しかしAMDは最終的な規格やサポート構成を明示していない。

メモリの供給可能性は重大な制約になり得る。AIサーバーはすでに、高帯域幅メモリ、従来型DRAM、先端パッケージング、ネットワーク機器への強い需要を生み出している。

Florenceは、役割に応じてMRDIMMとLPDDRの選択肢を利用する可能性がある。それでも購入者には、各構成における容量、帯域幅、レイテンシー、信頼性、電力の測定値が必要だ。

2030年のRavenna目標には、さらに大きな不確実性が伴う。AMDは開発が順調に進んでいるとしているが、4年にわたる半導体スケジュールは大幅に変わり得る。

アーキテクチャチームは、命令セット、パッケージング、キャッシュ、メモリ、プロセス技術について早期に選択しなければならない。市場要件は、それらの選択が量産に至る前に変化する可能性がある。

エージェント型AIはその一例だ。現在のシステムではオーケストレーションや検索のワークロードが増加しているが、将来のモデルはCPU、GPU、カスタムアクセラレーター、ストレージプロセッサの間で処理を再配分するかもしれない。

AMDのロードマップは、CPUが重要な調整役を維持することを前提としている。これは妥当だが、システム構成要素間の正確なバランスは依然として定まっていない。

商業面のリスクもある。クラウドプロバイダーは、コスト、消費電力、ワークロード最適化を管理するため、カスタムシリコンの設計をますます進めている。

Amazon、Google、Microsoftなどの事業者は、x86製品と併せて自社製プロセッサを利用できる。こうした選択は、AMDとIntelの双方が獲得できる市場を制限する。

互換性は依然としてx86の強みだ。成熟したソフトウェア、使い慣れた管理ツール、幅広いアプリケーション対応は、多くの企業にとって移行の労力を抑える。

この利点がArmサーバーやカスタムアクセラレーターとの競争をなくすわけではない。既存の導入環境を混乱させることなく一貫した向上を提供するよう、AMDにはより大きな圧力がかかる。

ロードマップは計画上の不確実性を減らすため有用だ。しかし購入者が発表日や機能名を測定済みの成果として扱うと危険でもある。

AMDは意図する開発サイクルを示した点で評価に値する。約束が証拠となる前に、Florenceにはシリコン、システム、ソフトウェアサポート、顧客導入、独立したテストがなお必要だ。

CPUからAIホストプラットフォームへの、より広範な移行

AMDは、CPUの生のスループットと同じほど調整が重要になり得る完全なAIラックのニーズに合わせ、EPYCを再定義している。

従来のサーバー比較では、コア数、クロック速度、キャッシュ、メモリチャネル、ワット当たり性能が重視されることが多い。これらの指標は依然として重要だ。

AIインフラには、さらに多くの依存関係が加わる。ホストプロセッサは、アクセラレーター、ネットワーキング、ストレージ、セキュリティサービス、仮想マシン、コンテナ、ワークロードスケジューリングを管理しなければならない。

AMDがCPUをデータ移動とシステムオーケストレーションの中核と説明するのはそのためだ。また、Nvidiaが独自のArmベースのデータセンターCPUを開発している理由でもある。

競争の単位はラックになりつつある。購入者は、プロセッサ、アクセラレーター、メモリ、ネットワーキング、冷却、ソフトウェアが単一のシステムとして効率的に機能するかをますます評価している。

AMDのHelios戦略は、この変化を反映している。将来の構成では、EPYCホスト、Instinctアクセラレーター、Pensandoネットワーキングを、協調したラックスケール製品内で組み合わせる。

FlorenceとFerraraは、MI600アクセラレーターを備える後続のHelios世代向けに計画されている。それ以前には、VeranoとMI500製品が別のシステム世代を支える。

この毎年のアクセラレーター投入サイクルは、より遅いCPUサイクルに圧力をかける。AMDは、各ホストプラットフォームが導入のボトルネックとならずに複数のアクセラレーター構成をサポートできるようにしなければならない。

Nvidiaはスタックのより多くを制御し、構成要素を一体で調整できる。この統合は性能最適化を簡素化し得るが、顧客の単一サプライヤーへの依存を高める可能性もある。

AMDはオープン性とパートナー選択を強調する。このアプローチは多様なサーバー設計を支え得るが、メーカーやソフトウェアベンダー間の緊密な連携を必要とする。

Intelには別の形の統合がある。同社は重要な製造技術を保有し、CPU、アクセラレーター、ネットワーキング製品、ファウンドリーサービスを提供している。

同社の課題は、これらの資産を適時の製品へと転換することだ。AMDの現在のロードマップ攻勢は、まさにその歴史的な弱点に焦点を当てている。

開発者にとって重要なのは、一般的なフレームワークがFlorenceの機能を自動的に公開するかどうかだ。大半のチームは、単一のプロセッサ拡張のためにアプリケーションを書き直さない。

ライブラリとコンパイラは、適切な操作を識別し、効率よくディスパッチしなければならない。コンテナイメージやクラウドサービスも、必要なハードウェア機能を公開する必要がある。

企業の購入者にとって、利用率は最も明確な実用的テストとなる。より高速なホストに価値があるのは、アクセラレーターを稼働させ続けたり、必要なサーバー数を減らしたりできる場合だ。

電力も別のテストになる。データセンターは電力と冷却の制約内で運用されるため、ホスト効率はより多くのアクセラレーター容量の余地を生み出し得る。

セキュリティと分離にも注意を払うべきだ。エージェント型システムはツールを実行し、データにアクセスし、外部サービスと通信するため、新たな制御要件を生む。

AMDの「Agentic Sandbox」という名称は、分離された実行環境への関心を示唆している。同社は、Faenzaがその分離をどのように強制または高速化するのかをまだ説明していない。

ハードウェアに裏付けられた仮想マシン、コンフィデンシャルコンピューティング、権限管理が寄与する可能性はある。購入者は、製品名に能力を帰属させる前にアーキテクチャの詳細を待つべきだ。

ナレッジワーカーは、こうした変化を間接的に体験することになる。より優れたインフラは、応答レイテンシーを減らし、職場向けAIアプリケーションで利用可能な計算量を拡大し得る。

こうした利点は、シリコンと同じくらいソフトウェア設計と運用コストに依存する。新しいCPUアーキテクチャが、すべてのAIサービスを自動的に改善するわけではない。

amd tomの報道は、AMDが意図するシステム設計を明らかにする点で価値がある。同社のCPUロードマップは今や、アクセラレータープラットフォームですでに見えている方向性に沿っている。

AMDは、将来のプロセッサをAIインフラストラクチャにおける役割を軸に編成している。この戦略はIntelとNvidiaに圧力をかける一方、顧客にはベンダー評価でより具体的な問いを提示する。

AMDのロードマップが維持されるかを決める3つのシグナル

ロードマップの信頼性は、アーキテクチャ名だけでなく、出荷済み製品、対応ソフトウェア、検証済みのプラットフォーム性能によって裏付けられる。

最初のシグナルは、2026年後半におけるVeniceの採用状況だ。購入者は、幅広いサーバー供給、実名のクラウド導入事例、本番環境のベンチマーク、安定した供給を注視すべきである。

Veniceは、AMDによるTSMCの2ナノメートル技術活用を最も早く検証する試金石となる。十分な供給が実現すれば、同社が先進製品を製造段階から顧客システムへ移行できるという主張を裏付けることになる。

供給の制約やサーバー認定の遅れは、より先のFlorence投入スケジュールへの信頼を損なう。また、先進的なプラットフォームを調整する難しさも浮き彫りにするだろう。

独立系ベンチマークは、ピークスループットだけを対象にすべきではない。エネルギー消費、メモリの挙動、仮想化、データベース、ネットワーキング、アクセラレータとホストの連携を測定する必要がある。

AMDはVeniceについて大幅な性能向上を主張している。購入者がそれらを調達判断の根拠として扱うには、比較可能なテスト構成とワークロードが必要だ。

2つ目のシグナルは、晩夏に予定されるIntelのDiamond Rapidsに関する情報開示である。IntelはHot Chipsで詳細情報を共有する予定だと述べている。

この発表により、コアアーキテクチャ、マルチスレッディング、製品構成、プラットフォームの挙動が明らかになるはずだ。また、Intelの2027年投入計画が安定しているかどうかも示される可能性がある。

信頼できるシリコン実演を伴う確固たるスケジュールは、AMDのタイミング面での優位性を縮小させるだろう。さらなる遅延や限定的な情報開示は、AMDのロードマップに関する主張を補強することになる。

どちらの製品も出荷前の段階で、Diamond Rapidsが2028年のFlorenceプロセッサを上回る必要はない。必要なのは、Intelが信頼できるサーバー投入サイクルを回復したことを示すことだ。

次に重要となるのはCoral Rapidsに関する情報だ。2028年の投入が予定されているため、Florenceの直接的な対抗製品となる可能性が高い。

Intelの製造面での進展も精査に値する。Diamond Rapidsは18A-Pを採用する一方、将来の製品はさらなるプロセスおよびパッケージング技術の改善に依存する可能性がある。

3つ目のシグナルは、Florenceの投入前に利用可能となるACEソフトウェアだ。コンパイラのパッチは初期段階にすぎず、本番アプリケーションにはより広範なエコシステムが必要となる。

開発者は、GCCおよびLLVMのサポート、最適化ライブラリ、Linuxカーネル統合、仮想化での公開状況、クラウドインスタンスの提供状況を注視すべきである。

明確なプログラミング文書は、Florenceが意味のあるAI機能を提供するというAMDの主張を強化する。独立したアプリケーション結果が得られれば、さらに説得力を増す。

サポートが乏しければ、この差別化は弱まる。ACEは一部のワークロードにしか恩恵をもたらさない専門機能にとどまる可能性がある。

メモリサポートも同じシグナルに含まれる。AMDは、Florenceが次世代メモリをAI拡張機能や専用製品群とどのように組み合わせるのかを説明する必要がある。

顧客は、検証済みの構成、容量上限、帯域幅の測定値、エラー処理、Florence派生システム間の互換性を確認すべきだ。

Ravennaに現時点で同等の詳細は必要ない。2030年という目標時期は、Zenの開発がFlorence以降も継続することを主に示している。

それでもAMDは、アーキテクチャとプラットフォームに関する情報を段階的に追加していくべきだ。長期にわたる沈黙は、この名称を弱い計画シグナルへと変えてしまう。

より大きな評価は、すでに可能である。AMDは、AIインフラストラクチャを軸とした専門化とともに、VeniceからFlorence、Ravennaへ至る一貫した道筋を示した。

ただし、この道筋が2028年または2030年にリーダーシップをもたらすことは証明されていない。Intel、Nvidia、Armサーバーベンダー、カスタムクラウドシリコンには、なお十分な対応余地がある。

amd tom roadmapを追う読者は、プレゼンテーションスライドと実際に導入されたシステムの距離を縮める証拠に注目すべきである。

まずVeniceの導入状況、次にIntelのDiamond Rapidsに関する情報開示、そしてACEソフトウェアの成熟度を追いたい。これら3つのシグナルを合わせて見ることで、AMDのスケジュールが実行力を示すものなのか、あるいは単なる意欲にとどまるのかが明らかになる。