4つのCPOファウンドリ戦略、だが単一のロードマップがすべてのAIシステムに適合するわけではない

Tom's Hardwareは、co-packaged opticsに向けた4社の競合するファウンドリ戦略を整理した。量産目標は2026年から2029年にまたがる。TSMC、Intel、Samsung Foundry、GlobalFoundriesはいずれも、大規模AIシステム内で銅配線リンクが実用上の限界に近づいている点では一致している。一方で、顧客が最初に必要とするもの、コンポーネントを統合すべき主体、パッケージ内のどこに光学部品を置くべきかについては見解が異なる。

この違いが重要なのは、co-packaged optics、すなわちCPOが、光変換をプロセッサやスイッチの近くに移す技術だからだ。電気信号はごく短い距離だけを伝わった後、光ファイバーに入る。この手法は信号損失と消費電力を抑えられる可能性がある一方、熱く高価なコンピュート用シリコンと繊細な光学コンポーネントを組み合わせることにもなる。

そのため、各ファウンドリは異なる賭けに出ている。TSMCは、支配的な先端パッケージング基盤を拡張する。Intelは、異なるプロセッサの横に配置できる光I/Oチップレットを提供する。Samsungは、メモリ、ロジック、パッケージング、フォトニクスをまたぐ垂直統合型サービスを目指す。GlobalFoundriesは、特化型フォトニクス製造と相互運用可能な光エンジンに注力している。

これは単に最も早い量産時期を発表する競争ではない。特定のファウンドリに密接に統合されたパッケージングと、複数のコンピュート設計にまたがって顧客が採用できるモジュラー型光コンポーネントとの競争である。

ファウンドリのロードマップは4つの異なる出発点を示す

4社は、まったく異なる製造上の立ち位置から、同じ物理的な目標を追求している。

中心となる変化は、ファウンドリが光接続を単なる独立したネットワーキング部品ではなく、半導体パッケージングの一部として扱い始めていることだ。Tom's Hardwareによるファウンドリのロードマップ比較は、こうしたアプローチを一望できる形にまとめている。

TSMCのCompact Universal Photonic Engine（COUPE）は、同社のシリコンフォトニクスの取り組みをSoICおよびCoWoSのパッケージング技術と結びつける。SoICはTSMCのチップ積層プラットフォームであり、CoWoSはロジックとメモリのコンポーネントを共通のインターポーザ上に配置する技術だ。

TSMCは、エンジンをコンピュートに近づける前に、プラガブル光モジュールを中心とする初期のCOUPE構想を認定した。2026年のロードマップでは、光エンジンをパッケージ基板上に置く真のco-packaged実装を予定している。

同社は、この統合により、基板実装型のプラガブル設計と比べて電力効率が2倍、レイテンシーが10分の1になるとしている。こうした数値は、出荷システムで顧客が検証するまでは企業側の主張にとどまる。

Intelは異なる資産から出発する。同社のoptical compute interconnect（OCI）は、CPU、GPU、またはその他のsystem-on-chipの横に光I/Oを追加するよう設計されたチップレットだ。

Intelは2024年のOptical Fiber Communication Conferenceで、試作プロセッサとともに双方向4 TbpsのOCIチップレットを実演した。このデモはライブデータを伝送し、プロセッサ近傍の光接続における早期の実証例となった。

Samsung Foundryは、より長期のタイムテーブルと、より広範な統合提案を掲げて競争に参入した。報じられたロードマップでは、2027年に熱圧着接合の光エンジンを目標とし、その後にハイブリッドボンディングとターンキーCPOサービスを続ける計画だ。

GlobalFoundriesは、TSMCの最先端ロジック製造に対抗しようとしているわけではない。再利用可能な接続コンポーネントを必要とする顧客に対応するため、特化型シリコンフォトニクス、パッケージング、光エンジン製造を活用している。

同社のSCALEプラットフォームは、Silicon Photonics Co-packaged Advanced Light Engineの略称だ。GlobalFoundriesによれば、このプラットフォームはOptical Compute Interconnect Multi-Source Agreement（OCI MSA）の仕様を満たしている。

このMSAは、相互運用可能な光チップレットのインターフェースを定義する。この違いにより、SCALEは単一のプロセッサアーキテクチャや先端ロジックプロセスへの依存度が低くなる。

その結果、Tom's Hardwareの比較は4つの明確に異なる出発点を示している。

• TSMCは、先端パッケージングと大規模なAIアクセラレータ顧客基盤から始める。

• Intelは、実演済みの光I/Oチップレットと統合レーザーから始める。

• Samsungは、メモリ、ロジック、パッケージング、将来のフォトニクス生産を横断する管理体制から始める。

• GlobalFoundriesは、特化型フォトニクスプロセスとオープンなチップレット指向プラットフォームから始める。

これらの立ち位置は、各社が受け入れる技術的リスクを形作る。また、サプライヤーを選定した後に顧客がどの程度の設計自由度を維持できるかも左右する。

銅配線がAIコンピュート周辺の制約になりつつある

データ移動が利用可能な電力を消費し、実用的なシステム規模を制限する場合、トランジスタを増やしてもAIクラスターの助けにはならない。

現代のAIトレーニングシステムは、大規模なアクセラレータ群に作業を分散する。これらのプロセッサは、モデルパラメータ、アクティベーション、部分結果を絶えず交換する。スケールアップ接続は、1つの緊密に協調したコンピューティングドメインとして動作しなければならないプロセッサを結ぶ。

銅配線は短距離では依然として有効だ。しかし、信号速度が高まると、プリント回路基板の配線、コネクタ、ケーブルをまたぐ電気的損失が増加する。信号処理回路はその損失を補償しなければならず、電力を消費して熱を生む。

プラガブル光トランシーバーは、スイッチの端で電気信号を光に変換することで距離の問題を解決する。しかし、電気信号は依然としてスイッチチップとモジュールの間で基板を横断しなければならない。

Nvidiaは、自社の将来システムにおいてその負担の大きさを説明している。同社の推計によれば、従来の200 Gb/sチャネルでは、光変換前におよそ22デシベルの電気的損失が発生する可能性がある。

同社によれば、その補償により消費電力はポート当たり約30ワットに達し得る。CPO設計では、光変換をスイッチASICの横に移すことで、損失を約4デシベル、ポート当たりの消費電力を9ワットに抑えることを目標としている。

これらはベンダーによる推計であり、普遍的な測定値ではない。結果はポート速度、基板設計、パッケージング、冷却、リンク距離に左右される。それでも、このトレードオフの方向性は広く受け入れられている。

電力は唯一の制約ではない。基板エッジにはプラガブルモジュールのためのスペースが限られ、より高速なポートにはより多くの光ファイバーと高いコネクタ密度が必要になる。大規模なスイッチには、ますます混雑する基板全体で信号完全性を維持する電気配線も必要だ。

CPOはこうした配線を短縮する。光エンジンがスイッチまたはプロセッサの近くでデータを変換し、その後に信号を光ファイバーで運ぶ。この配置により、パッケージ周辺の帯域幅密度が高まる。

アクセラレータのロードマップでは複数の要素が同時にスケールするため、この移行は急務となりつつある。コンピュート性能は向上し、メモリ帯域幅は拡大し、各ラックには相互接続されたプロセッサがさらに多く搭載される。

ネットワーキングはこの3つすべてに追随しなければならない。そうでなければ、高価なアクセラレータがリモートデータや同期トラフィックを待つ時間が長くなる。

Nvidiaが計画するフォトニクススイッチは、この圧力を示している。同社は、総スループット115 Tbps、800 Gb/sで動作する144ポートを備えたQuantum-X InfiniBandシステムを概説している。

より大規模なSpectrum-X Ethernet構成では、512ポートで409.6 Tbpsを目標としている。これらのシステムでは、電気信号の到達距離、フロントパネル密度、ポート当たりの電力が設計上の中心的な制約となる。

CPOだけが対応策ではない。Linear-drive pluggable opticsは、従来型モジュール内部の電子回路を簡素化することで消費電力を削減する。Near-packaged opticsは、光エンジンをスイッチの近くに配置するが、そのパッケージに完全統合はしない。

こうした中間的な設計は、容易な交換と確立された保守手法を維持する。また、フルco-packagingによって生じる製造および信頼性のリスクを、事業者が先送りすることも可能にする。

そのため、ファウンドリにかかる圧力は2方向から生じる。顧客はより高効率なインターコネクトを必要とする一方、修理可能性、サプライヤーの選択肢、生産歩留まりを犠牲にしたくはない。

TSMCの統合型アプローチにIntelとGlobalFoundriesのモジュラー型が挑む

主要な競争は、緊密に統合されたパッケージングスタックと、より広範な再利用を前提に設計された光チップレットの間で展開している。

TSMCは、短期的な生産体制で最も明確な立場にある。同社のCOUPE生産計画では、2026年から光エンジンをパッケージ内に直接配置する。

この戦略は、AIアクセラレータにおけるTSMCの既存の役割を拡張するものだ。顧客はすでにCoWoSを使い、プロセッサ、高帯域幅メモリ、先端インターポーザを組み合わせている。光学部品を加えることで、TSMCはさらに重要なインターフェースを管理できる。

この継続性により、複数のサプライヤー間での調整を減らせる可能性がある。同じ製造組織が、電気ダイ接続、光エンジンの配置、熱設計、パッケージ組み立てを管理できるためだ。

一方で、CPOの採用はTSMCのパッケージング能力、プロセスルール、認定スケジュールに結び付く。COUPEに深くコミットした顧客は、同じ設計を別の場所へ移すことが難しくなる可能性がある。

IntelのOCIチップレットは、よりモジュラーな代替案を提示する。同社の光I/Oデモでは、コンパクトなコンポーネント内で1つのphotonic integrated circuitと1つのelectrical integrated circuitを組み合わせた。

試作機は、32 Gb/sで動作する64チャネルを通じ、各方向4 Tbpsを実現した。Intelによれば、チップレットの消費電力はビット当たり5ピコジュールで、光ファイバーで最大100メートルに到達した。

Intelはまた、レーザーと半導体光増幅器をシリコンフォトニクスプラットフォームに統合している。統合レーザーは外部コンポーネントを1つ減らすが、コンピュートパッケージ近傍で追加の熱および信頼性上の考慮事項を生む。

同社は2024年半ばまでに、プラガブルトランシーバー向けのphotonic integrated circuitを800万個以上出荷したと報告している。この実績により、その光学プロセスにはOCI試作機単体から想像される以上の製造履歴がある。

ただし、動作するデモが広範に認定された製品と同義ではない。Intelは、そのOCI設計を選定顧客と共同開発した試作機として説明している。

商業上の優位性は、Intel製プロセッサ以外との統合にかかっている。サードパーティ製アクセラレータの横に配置できるチップレットとして販売されれば、モジュラー型アプローチの主張は、別の社内デモよりも強く裏付けられるだろう。

GlobalFoundriesはSCALEによってモジュール性をさらに押し進める。SCALE光エンジンはOCI MSAインターフェースを対象とし、プロセッサ設計者に共通の電気的・機械的フレームワークを提供する。

発表された実装は、双方向1.6 Tbpsの帯域幅を提供する。GlobalFoundriesは、同社のシリコンフォトニクス製造と先端パッケージング能力を使いつつ、MSA仕様を上回るとしている。

このアプローチは、光エンジンを最先端のコンピュートプロセスから分離する。フォトニックデバイスが常に最小のトランジスタノードから恩恵を受けるわけではないため、特化型プラットフォームで製造すればコストを抑えられる可能性がある。

また、異なるプロセッサ企業が同じ光学ビルディングブロックを検討できるようになる。標準化されたチップレットは、カスタムエンジニアリングを減らし、サプライヤー市場を広げ、マルチベンダーシステムを支援できる。

ただし、モジュール性にも独自の統合作業が伴う。誰かが電気インターフェース、パッケージ基板、光ファイバー接続、ファームウェア、熱挙動、リンク全体を検証しなければならない。

TSMCは、その統合スタックによって、こうした責任を単一の製造プラットフォームに集約できると主張できる。IntelとGlobalFoundriesは、再利用可能な光チップレットがベンダーロックインを抑え、設計上の選択肢を広げると主張できる。

いずれの提案も、まだ勝者とはなっていない。顧客は認定結果、実際の歩留まり、消費電力の測定値、故障部品を交換できるかどうかで判断することになる。

Samsungは、別の形の統合も加える可能性がある。同社は、ロジック・ファウンドリー・サービス、高帯域幅メモリ、パッケージング、フォトニクスを、単一の企業グループ内で組み合わせられる可能性がある。

この幅広さは、自社でHBMを製造しないTSMCとの差別化要因となる。また、最先端のアクセラレータ向けロジックを提供しないGlobalFoundriesとも異なる。

Samsungの不利な点はタイミングだ。報じられた計画では、同社初の熱圧着型光エンジンは2027年、ターンキーCPOサービスは2029年となっている。

この長いスケジュールにより、Samsungはハイブリッドボンディングを改良し、メモリ製品を光パッケージングに適合させる時間を得られる。一方で、TSMCやモジュラー型チップレットのサプライヤーにも、顧客関係を確立するための時間をより多く与えることになる。

4つのCPO戦略が生む4つの異なるトレードオフ

レーザー、パッケージング、熱設計上の制約、フィールド修理の問題を誰が担うのかを説明しなければ、ロードマップの日付だけではほとんど意味を持たない。

TSMCのアプローチは統合密度を優先する。COUPEは、光機能向けのフォトニック集積回路と、信号制御向けの電子集積回路を用いる。

TSMCは、短く高密度な電気経路を形成するフェース・ツー・フェースのボンディング手法SoIC-Xで、これらのダイを接続する。その後のCOUPE世代ではエンジンをCoWoSに組み込み、最終的にはプロセッサパッケージへさらに近づける。

報じられたロードマップ段階では、1.6 Tbpsの光エンジンから、マザーボードレベルで6.4 Tbpsへ移行する。さらに後の世代では、プロセッサパッケージ内部で12.8 Tbpsを目標とする。

魅力は明快だ。各段階で、コンピュートと光電変換の間の電気的距離が短くなる。課題は、光学系が最も高温で最も価値の高いシステム部品に近づくことだ。

温度変化はレーザー出力や光学アライメントに影響し得る。パッケージング時の応力もフォトニックデバイスに影響を及ぼす可能性がある。冷却は、ファイバー配線を妨げずにアクセラレータと光エンジンの両方を保護しなければならない。

Intelの設計は、コンパクトな光I/Oビルディングブロックを優先する。同社の集積レーザー技術は外部レーザー光源への依存を減らし、一部のシステム接続を簡素化する。

この統合はリスクをチップレット内部に集中させる。冗長性と保守手順で補えなければ、レーザーまたは光増幅器の故障がコンポーネント全体に影響する可能性がある。

一部のCPO設計では、代わりに外部レーザー光源を使用する。高温になるスイッチパッケージからレーザーを離すことで、保守性と熱制御を改善できるが、ファイバー接続や別個のモジュールが増える。

Samsungの計画は、製造面での幅広さを優先しているように見える。熱圧着は熱と圧力でダイを接続する一方、ハイブリッドボンディングはより微細なピッチで金属と誘電体を直接接続する。

前者の技術から後者へ移行することで、より高い相互接続密度を実現できる可能性がある。ただし、その移行には精密な位置合わせ、清浄な表面、成熟した生産管理が必要となる。

Samsungの将来的な優位性は、こうしたパッケージング工程を自社のメモリおよびファウンドリー事業と組み合わせられる点にある。AI顧客はHBM、ロジック、フォトニックパッケージングを一つの組織から調達できる可能性がある。

この提案には、なお商業的な裏付けが必要だ。SamsungはCPOを次世代ファウンドリー技術として公表しているが、詳細が明らかな顧客導入事例は依然として限られている。

したがって、同社の報じられたCPOスケジュールは、導入が保証された日付ではなく、生産目標として読むべきだ。

GlobalFoundriesは、マーチャント型フォトニクスプラットフォームを優先する。Advanced Micro Foundryの買収により、同社はシンガポールでのシリコンフォトニクス生産能力と専門知識を獲得した。

SCALEは、その製造基盤と標準化された光エンジン設計を組み合わせる。同社は、最先端のコンピュートダイを自ら製造せずに、スイッチおよびアクセラレータのベンダーにサービスを提供できる。

この分野では、同社のスペシャリティノードという立場が必ずしも弱みになるわけではない。レーザー、変調器、光検出器、導波路、制御回路は、高性能ロジックとは異なるスケーリング則に従う。

商業上の論点は、顧客が共有コンポーネントを好むのか、それとも単一のアクセラレータ向けに最適化されたパッケージを好むのかという点だ。標準インターフェースが役立つのは、複数のサプライヤーがそれを一貫して実装する場合に限られる。

これらの選択は、4つの明確なトレードオフを生み出す。

• TSMCは既存のAIパッケージングとの最も近い接点を提供するが、顧客は同社の製造スタックへの依存をより深めることになる。

• Intelは実証済みの光チップレット技術を提供するが、プロトタイプや従来のトランシーバー出荷量を外部のコンピュート顧客へと結び付けなければならない。

• Samsungは特異な垂直統合の広がりを提供するが、そのターンキースケジュールは、最も早く発表された生産目標より後になる。

• GlobalFoundriesは相互運用可能なスペシャリティプラットフォームを提供するが、システム企業は依然としてより多くの統合作業を担う。

Tom's Hardwareによるロードマップの整理は有用だ。あらゆるCPO発表を同等に扱うことを避けているためである。これらの企業は、コンポーネント、パッケージ、完全な製造サービスの間に異なる境界を設けて販売している。

信頼性と修理可能性が完全なCPO導入を遅らせる可能性

光学系をコンピュートに近づけることで電気的な問題は減る一方、より難しい製造・保守上の問題が生まれる。

従来のプラガブルトランシーバーは、スイッチASICを廃棄せずに交換できる。技術者は故障モジュールを特定し、フロントパネルから取り外して別のユニットを挿入できる。

CPOはこの保守モデルを変える。光エンジンは高価なスイッチやプロセッサの隣に置かれ、ときには同一の冷却アセンブリの下に配置される。修理にはパッケージ、ボード、または完全なシステムコンポーネントの交換が必要になる可能性がある。

パッケージの価値が上がるほど、この問題は深刻になる。低コストの光学素子における製造欠陥が、高価なコンピュートシリコンを含むアセンブリの歩留まりを低下させる可能性がある。

Known-good-dieテストは、組み立て前にコンポーネントを選別することで役立つ。ただし、ボンディング、ファイバー接続、熱サイクル、長期運用の際に発生するすべての欠陥を検出できるわけではない。

ファイバー結合も別の課題を生む。光路には精密な位置合わせが必要であり、生産ラインは大量生産でその精度を達成しなければならない。パッケージングのスループットは、実験室での性能と同じくらい重要だ。

熱特性も比較を複雑にする。光エンジンの低いビット当たりエネルギー値は、システム全体のレーザー、ドライバー、冷却、制御用電子機器を捉えていない。

したがって、ファウンドリーの主張は同じ境界条件で比較すべきだ。パッケージレベルの測定値を、スイッチ全体のコンセント電力測定値と同等に扱うことはできない。

標準も重要であり続ける。OCI MSAインターフェースはカスタム設計の作業を減らせるが、標準があっても互換可能な製品や同一の信頼性が自動的に保証されるわけではない。

ソフトウェアと運用も進化しなければならない。ワークロードが影響を受ける前に、低下するレーザー出力、温度ドリフト、リンクエラー、故障しつつある光チャネルを特定するテレメトリーがシステムに必要となる。

冗長リンクは、障害発生後も運用を維持できる。冗長性はパッケージ面積とファイバー容量を消費するため、CPOの密度上の利点の一部を相殺する可能性がある。

こうした懸念は、ニアパッケージドオプティクスとリニアドライブ・プラガブルが依然として有力である理由を説明する。運用者は、使い慣れた交換手順を維持しながら、一定の省電力効果を得られる。

業界は、プラガブルモジュールから完全なプロセッサレベルの光学系へ直接移行しないかもしれない。導入はまずスイッチで進み、その後にマザーボード光エンジン、プロセッサ隣接チップレットへと続く可能性がある。

Nvidiaのロードマップは、この段階的な解釈を裏付けている。同社のフォトニクスシステムは、光学系がすべてのアクセラレータパッケージに到達する前に、CPOをEthernetおよびInfiniBandスイッチに導入する。

スイッチは多数の高速リンクを集約するため、消費電力とショアライン密度は即時の利点をもたらす。プロセッサの光I/Oには、アクセラレータアーキテクチャ、メモリ、ワークロードトポロジーとのより緊密な協調が必要だ。

懐疑的な見方は、CPOに価値がないというものではない。真の不確実性は、どこでシステム上の利点が初めて製造の複雑さと修理コストを上回るかにある。

そのしきい値は、ハイパースケーラー、エンタープライズ運用者、クラウドプロバイダーで異なる。ハイパースケーラーは、カスタム光システムを前提に施設や保守手順を再設計できる。

より小規模な運用者は、より長く標準化されたプラガブルを選ぶかもしれない。優先事項には、交換可能な在庫、使い慣れた診断、複数世代のスイッチにわたる互換性が含まれる。

したがって、CPOの導入は見出しを飾る帯域幅だけでなく、運用経済性に左右される。ファウンドリーは、許容可能な歩留まり、予測可能な寿命、管理可能なフィールド障害、測定可能なシステムレベルの節減を実証しなければならない。

CPOファウンドリーのロードマップが次に証明すべきこと

次の勝者を決めるのは、追加のプラットフォーム名や実験室での帯域幅記録ではなく、認定済みの顧客システムである。

最初のシグナルは、TSMCによる2026年の生産実行だ。顧客は、COUPE-on-substrateが認定済み製造に入るか、発表済みのネットワーキング製品に採用されるかを注視すべきである。

出荷されるシステムは、緊密に統合されたファウンドリーパッケージングの有効性を強める。遅延、供給の限定、または顧客導入の狭さは、モジュラー型代替案の余地を残すことになる。

関連する証拠には、パッケージ歩留まり、出荷量、エンドツーエンドのエネルギー効率が含まれる。TSMCの効率が2倍という主張は、現実的な熱負荷とネットワーク負荷の下で検証される必要がある。

第2のシグナルは、IntelおよびGlobalFoundriesの光チップレットの外部採用だ。Intelはすでに実トラフィックを実証しており、GlobalFoundriesはOCI MSA互換プラットフォームを発表している。

第三者のプロセッサまたはスイッチがいずれかの設計を採用すれば、モジュール性が実証される。光エンジンが、一回限りの統合プロジェクトにならずに企業の境界を越えられることを示すことになる。

顧客は、複数のサプライヤーがOCI MSA仕様を実装するかどうかも注視すべきだ。主要な製造ソース1社だけが支える標準は、真のマルチベンダー市場ほどのレジリエンスを提供しない。

第3のシグナルは、Samsungがファウンドリー発表から光エンジン生産へ進展することだ。同社の2027年目標は、提案されている2029年のターンキーサービスに先立つ最初の重要な確認ポイントとなる。

顧客名の公表、プロセスデザインキット、検証済みパッケージングフロー、生産サンプルは、Samsungの垂直統合に関する主張を強めるだろう。マイルストーンを逃せば、TSMCの時間的優位性が拡大する。

これらのシグナルは、半導体調達を超えて重要である。分散AIシステムに取り組む開発者は、アクセラレータ速度だけでなく、通信遅延とトポロジーへの依存をますます強めている。

より高速な光ファブリックは、モデル並列戦略、メモリ配置、緊密に同期するクラスターの実用的な規模を変え得る。また、より多くのプロセッサにスケールアウトすることで恩恵を受けるワークロードも変え得る。

エンタープライズの購入者は、完全なシステム指標に焦点を当てるべきだ。有用な比較には、ワット当たり性能、リンク可用性、修理時間、利用可能帯域幅、ワークロード完了時間が含まれる。

また、各障害境界を誰が担うのかを問うべきだ。その答えには、ファウンドリー、光エンジンサプライヤー、スイッチベンダー、サーバー製造企業、クラウド運用者が含まれる可能性がある。

技術チームがこうした変化を追跡するには、仕様、認定に関する主張、顧客での実証を長期的に記録しておく必要があります。検索可能なナレッジベースは、更新された測定値と、以前のロードマップ上の約束を切り分ける助けになります。

Tom's Hardwareの比較は、これらの答えがまだ定まっていない市場を捉えています。現時点では、TSMCがCPOと確立済みのAIパッケージングを最も強く結び付けています。

Intelは重要な技術的実証を有していますが、目に見える商用統合が必要です。GlobalFoundriesは、標準化されたマーチャント・プラットフォームとして最も明確な主張を示しています。Samsungは最も幅広い潜在的なコンポーネント群を持つ一方、ターンキー提供までの道のりも最も長いと見られます。

すべてのスケールアップ接続に対応できる単一のアーキテクチャが保証されているわけではありません。スイッチパッケージ、プロセッサパッケージ、ボードレベルの光エンジンでは、熱、コスト、保守に関する制約がそれぞれ異なります。

決定的な問いは、AIインフラにより多くの光接続が必要かどうかではなくなりました。重要なのは、光学部品の障害のたびにコンピュートパッケージ全体を交換することなく、測定可能な削減効果をもたらす統合境界がどこにあるかです。

最初に認定されるシステム、その実測消費電力、そしてフィールドサービスのモデルに注目してください。その結果によって、CPOがファウンドリ主導のプラットフォームとなるのか、交換可能な光チップレットを中心としたモジュール型市場になるのかが明らかになるでしょう。