TSMCがEMIBを狙う中、Intelがガラスパッケージング連合を拡大

Intelは、先進AIチップの組み立て市場でTSMCが圧倒的な地位を占めるなか、Lens Technologyとの新たな協業を通じてパッケージング分野での取り組みを拡大した。

7月24日の合意は、ガラスベースのパッケージング、精密製造、より大型で高密度に接続されたコンピューティングシステムを支えるプロセスに焦点を当てている。完成製品、工場へのコミットメント、顧客からの受注、生産スケジュールを発表するものではない。

この違いは重要だ。Google Newsで広がっている見出しは、元の発表内容よりも決定的に聞こえる。IntelとLensは協力の可能性を探る一方、TSMCはすでに最大手AIアクセラレータの多くにパッケージングを提供している。

それでも、この提携は注目に値する。先進パッケージングは、プロセッサ、メモリ、ネットワーク部品、専用チップレットを1つの巨大なパッケージに統合するAIシステムにとって、制約要因となっている。

Intelは、自社のEMIB技術をTSMCのCoWoSプラットフォームに代わる有力な選択肢へと育てようとしている。Lensは、精密ガラス加工、レーザー製造、大量生産に関する知見をIntelにもたらす。

したがって、中心となる競争はチップ製造のあらゆる段階でのIntel対TSMCではない。個々のダイがウェハーを離れた後に生み出されるAIの価値が拡大するなかでの、Intel EMIB対TSMC CoWoSである。

IntelとLensが実際に合意したこと

Intelは材料・製造パートナーを加えたが、商用パッケージングプログラムを発表したわけではない。

両社は、この合意を先進半導体パッケージング向けの新技術を対象とした戦略的協業と説明した。当初の焦点には、将来のコンピューティングプラットフォーム向けのガラス基板ベース設計が含まれる。

基板は、パッケージ内部でチップ、電気接続、電力経路を支える構造層である。ガラスは寸法安定性を備え、より広いパッケージ領域に高密度配線を実現できる可能性がある。

Intelの協業発表によると、両社はより高い相互接続密度、優れた電力効率、システム性能の向上を探求する意向だという。これらは、独立して測定された成果ではなく、開発目標にとどまる。

Lensは、ガラス材料、精密レーザー加工、大規模製造の経験を提供する。Intelは、パッケージアーキテクチャ、半導体設計、組み立てプロセス、既存のEMIBおよびFoveros技術を提供する。

Embedded Multi-die Interconnect Bridgeの略であるEMIBは、小型のシリコンブリッジをパッケージ基板内に配置する。これらのブリッジにより、下部に全面的な大型シリコンインターポーザを必要とせず、隣接するチップレット間を高速に接続できる。

Foverosは、ダイを垂直に積層する別の手法を採る。設計上、同じシステム内で水平方向のチップレット接続と垂直統合の両方が必要な場合、Intelは両方式を組み合わせられる。

両社は、将来的な協力の可能性がある複数の分野も挙げた。AI PC、データセンターサーバー向けの構造・熱対策部品、ロボティクスハードウェア、産業機器、エッジシステムなどが含まれる。

これらの例は、関係が単一のパッケージタイプにとどまらないことを示す。ただし、IntelとLensがそれらすべての部品を共同で製造することを意味するものではない。

この合意には、商業的な重みを判断するために必要な詳細がいくつか欠けている。両社とも、投資額、能力目標、生産拠点、顧客のコミットメント、認定マイルストーン、収益予測を明らかにしていない。

Intelはまた、この提携を特定のEMIB-T製品に明示的に結び付けていない。EMIB-Tは、埋め込みシリコンを通る垂直接続を追加したIntelの新しいブリッジ設計である。

この点を踏まえると、発表に対する最も強い解釈には慎重であるべきだ。LensはIntelのガラス技術へのアクセスを強化するが、この関係はなお探索段階にある。

それでも、このタイミングには戦略的な合理性がある。設計者がより多くのコンピュートダイと高帯域幅メモリを組み合わせるにつれ、AIパッケージは大型化し、発熱量が増し、複雑化している。

従来の有機基板は、パッケージ寸法と接続密度の上昇に伴い、課題が増している。ガラスは、より平坦で大型の構造と微細なパターン接続を支えられるため、関心を集めている。

Intelは長年にわたり、ガラス基板について公に議論してきた。2023年のガラス基板技術発表で同社は、より高い相互接続密度を持つ大型パッケージ向けにこの材料を開発していると述べた。Lensとの合意により、この研究には産業規模でガラスを加工した経験を持つパートナーが加わる。

したがって、直近の変化はまだ運用面ではなく、組織面にある。市場が、現在のシリコンインターポーザ方式に続く大型フォーマットのアーキテクチャを選別する前に、Intelはパッケージングネットワークを広げた。

この動きが、Google Newsの見出しの背後にある本当の緊張関係を生む。Intelが別のスケール拡大ルートを準備する一方、TSMCは顧客がすでに信頼するプラットフォームを拡張している。

AIパッケージングが新たなボトルネックになった理由

AI性能は、単により高速なプロセッサを製造することではなく、多数の専用ダイを接続することにますます左右されている。

現代のAIアクセラレータでは、コンピュートチップレットの横に、高帯域幅メモリ（HBM）と呼ばれる複数のメモリスタックが配置される。HBMは、従来のサーバーメモリよりはるかに高いレートでデータを供給する。

これらの部品は、厳しい電力・熱制約の範囲内に収まりながら、膨大な量の情報を交換しなければならない。パッケージは単なる保護材料ではなく、コンピュータアーキテクチャの一部となった。

この変化は、半導体企業が競争する場所を変える。設計企業は先端ロジックダイを入手できても、適切なパッケージング能力が不足していれば遅延に直面する。

TSMCのCoWoS、すなわちChip-on-Wafer-on-Substrateは、この種の統合における中核プラットフォームとなった。そのバリエーションは、シリコンインターポーザまたは局所的なブリッジを通じて、大型プロセッサとHBMを接続する。TSMCの公式CoWoS技術概要では、このプラットフォームを、1つのパッケージ内に複数の先端ダイを組み合わせるために設計された統合技術群として説明している。

Nvidia、ハイパースケールクラウド事業者、カスタムアクセラレータ開発企業からの需要は、先進能力に継続的な圧力をかけている。TSMCは、生産施設とパッケージング施設にわたる継続的な投資で対応してきた。

TSMCは株主に対し、台湾の複数拠点で先進パッケージングへの投資を継続すると伝えた。2026年の株主向け資料でも、将来の需要をAI導入の拡大と結び付けている。

この投資は大きな優位性を強化する。TSMCは、最先端のウェハー製造、確立されたパッケージングサービス、テスト、成熟した顧客エコシステムを組み合わせられる。

TSMCを選ぶ顧客は、複数の複雑な生産段階を単一のサプライヤーを通じて調整できる。このターンキーモデルは、高価値アクセラレータを巡る運用リスクを低減する。

Intelは商業面ではより弱い立場から機会に取り組むが、技術的な基盤は有意義だ。同社は2017年以降、出荷製品でEMIBを採用している。

IntelのPonte Vecchioアクセラレータは、異なるプロセスやサプライヤーからの多数のタイルを統合する同社の能力を示した。Sapphire Rapidsプロセッサも、コンピュートダイ間にEMIB接続を用いた。

これらの製品が、Intelを主要な外部パッケージングサプライヤーとして自動的に確立したわけではない。しかし、埋め込みブリッジが複雑かつ大量生産の設計内で機能し得ることは示した。

Intelは現在、クラウド企業やチップ設計企業に、パッケージングを独立したファウンドリーサービスとして扱ってもらおうとしている。顧客はコンピュートダイを別の場所で製造し、組み立てのためにIntelへ持ち込める。

このモデルは、集中したパッケージング能力を回避するための別のルートを顧客に提供する可能性がある。また、Intelは顧客の最先端ウェハー受注を最初に獲得しなくても競争できる。

Intel Foundryは十分な外部製造収益の獲得に苦戦しているため、この事業機会は特に重要だ。パッケージングは、アーキテクチャ上のコミットメントが少ない、より限定的な参入点となる。

顧客は、価値の高いプロセッサ設計をIntelの製造プロセスに移す前に、パッケージ認定を通じてIntelを試すことができる。この順序は、第2のサプライヤーを評価する初期コストを抑える。

Lensがこの戦略に適合するのは、基板製造にはトランジスタ製造とは異なる専門性が求められるためだ。精密ガラス、レーザー穴あけ、メタライゼーション、大型フォーマットのハンドリングには、いずれも専門的なプロセス制御が必要となる。

ただし、ボトルネックがあるからといってIntelの勝利が保証されるわけではない。顧客が重視するのは、歩留まり、予測可能な納入、熱特性、設計ツール、そしてTSMC向けパッケージを再設計するコストだ。

パッケージング不足は参入の余地を生む。それでもIntelは、自社の代替案で十分な稼働品を信頼できる生産量で生み出せることを証明しなければならない。

Intel EMIBは異なる仕組みでTSMC CoWoSに挑む

Intelの最も強い主張は、EMIBがCoWoSを模倣することではなく、その下に連続したシリコンを広く敷かずに大規模システムを接続できることにある。

従来のインターポーザは、プロセッサとメモリの間に高密度配線を担う広いシリコン層を設ける。この設計は優れた接続性を提供するが、インターポーザが大きくなるにつれて高コスト化する。

EMIBは、高密度通信が必要な箇所にのみ小型シリコンブリッジを配置する。周囲の有機基板がその他の接続を担い、パッケージの構造を提供する。

この局所的なアプローチでは、使用するシリコンを減らし、1枚の大型インターポーザを製造する際のサイズ制約の一部を回避できる可能性がある。また、異なる製造プロセスのダイを接続することも可能になる。

標準的なEMIBには、将来の高電力AIアクセラレータにとって制約がある。電力は基板を通ってブリッジの周囲を迂回する必要があり、経路が長くなり抵抗も増す。

Intelはこの問題に対処するため、EMIB-Tを開発した。この新しいブリッジには、シリコン自体を貫通する垂直電気接続であるシリコン貫通ビアが含まれる。

これらのビアは、局所的ブリッジのアーキテクチャを維持しつつ、より直接的な電力供給を支える。Intelは、電気ノイズと信号分離を管理することを意図した構造も組み込んでいる。

Intelは、従来のプロセッサ寸法を大幅に超えるパッケージについて議論してきた。これらのコンセプトでは、多数のコンピュートタイルと多数のHBMスタックを、1つの統合アセンブリ内に組み合わせる。

詳細なEMIB-T分析では、最大120×180ミリメートルのパッケージをサポートすると報じられた。同じ報道は、38個超のブリッジと12個超のレチクルサイズダイについても説明している。

これらの数値はIntelの技術ロードマップを示すものであり、確認済みの顧客製品ではない。実際のシステムでは、電力、冷却、歩留まり、用途の要件に応じて、より小規模な構成が採用される可能性がある。

この区別は重要だ。印象的なパッケージ寸法が、経済的な生産設計を保証するわけではない。ダイ、ブリッジ、接続、メモリスタックが1つ追加されるたびに、新たな故障要因が生じる。

TSMCは、複数のCoWoSバリエーションを通じて同じスケーリング上の課題に対応している。CoWoS-Sはシリコンインターポーザーを使用し、CoWoS-Lは再配線層内にローカル・シリコン・インターコネクト構造を組み込む。

この進展により、両社のアーキテクチャ上の単純な対比は薄れている。どちらも、より大きなパッケージ面積を管理しつつ、必要な箇所に高密度接続を配置する手法を開発している。

TSMCは、三次元集積向けにSoICも提供している。IntelはFoverosで対抗しており、両社とも水平・垂直のパッケージング手段を備えている。

より重要な違いは、製造の成熟度と顧客による採用状況にある。TSMCの技術は、すでにデータセンター建設を牽引しているAIアクセラレーターを支えている。

Intelの公開ロードマップは、より大規模な理論上の構成と代替供給を強調している。同社には、持続的なAIワークロード下で同等の信頼性を示す外部製品がなお必要だ。

ガラスは、より長期的にはこの均衡を変える可能性がある。大型のガラスコアは加工時に有機材料より平坦性を保ちやすく、より広い領域で精密なアライメントを支えられる。

一方で、ガラスには製造上の課題もある。サプライヤーは、未経験の生産フロー全体で欠陥を制御しながら、信頼性の高いビア、メタライゼーション、エッジ、インターフェースを実現しなければならない。

Lensは、Intelがこうしたプロセス上の課題に対応する助けとなり得る。ただし、その関与によって半導体グレードの製造に必要な認定作業が不要になるわけではない。

したがって、この提携はIntelの取り組みを補強するものであり、それを完成させるものではない。Intelは、より大型のパッケージに必要な材料、ブリッジ技術、生産関係を整備している。

TSMCは依然として、より強い実績を持つ。Intelは、パッケージ規模と供給多様化によって、顧客が別の設計フローを採用するコストを受け入れると賭けている。

Google Newsでの注目は顧客による検証を意味しない

Intelのパッケージング戦略における最大の隔たりは、報じられる顧客の関心と、公に確認された量産受注との距離にある。

Intelの経営陣は、先進パッケージングに対する外部需要について自信を持って語ってきた。CFOのDave Zinsner氏は、年間売上高で数十億ドル規模の案件に近づいていると述べた。

この発言は本格的な交渉を示唆するが、顧客を特定するものでも、契約が締結済みであることを示すものでもない。Intelは、噂される複数のハイパースケール向けパッケージング関係についても確認を避けている。

報道では、Intel EMIBがGoogle、Amazon、Nvidia、MediaTek、SK hynixと結び付けられている。詳細はさまざまで、多くの主張は匿名筋やサプライチェーン上の観測に依存している。

Google News経由でこの記事にたどり着いた読者にとって、最も安全な解釈は明快だ。Intelには信頼できるパッケージング技術と高まる関心がある一方、最大規模の外部案件は依然として十分に検証されていない。

Lensとの契約は、この証拠上の隔たりを埋めるものではない。見込み案件が量産に到達する前に、Intelがより広範な製造ネットワークを構築していることを示している。

TrendForceは、競争状況を独立して確認するうえで有用な視点を提供している。同社の先進パッケージング見通しによれば、Intelは歩留まりとターンキー統合でTSMCに後れを取っている。

同調査会社は、EMIBの歩留まり性能と生産能力の拡大を継続的な課題としても挙げている。AIの成長は、一社の即時的な勝利を生むのではなく、両社を支えると予想している。

この評価は、生産能力の発表を慎重に見るべき理由を説明する。工場の名目生産量だけでは、複雑なパッケージのうち、すべての電気的、熱的、信頼性試験を通過する数は分からない。

先進パッケージには、最終組み立てが終わる前から高価な部品が含まれる。パッケージの不良は、すでに大きな製造リソースを消費したコンピュートダイやメモリスタックを無駄にしかねない。

そのため顧客は、提示されたパッケージング価格だけで判断しない。総合歩留まり、サイクルタイム、修理の選択肢、試験範囲、供給保証を検討する。

設計移行も別の障害となる。EMIBとCoWoSは、顧客が同じ物理レイアウトを一夜で移せる互換ソケットではない。

エンジニアは、選択したパッケージ技術に合わせて、チップレット配置、ブリッジ位置、電力供給、信号配線、メモリインターフェース、放熱を計画しなければならない。

こうした設計作業は量産のかなり前から始まる。サプライヤーの切り替えには、新たなシミュレーション、検証、マスク、基板、信頼性試験が必要になる可能性がある。

Intelによれば、顧客はもともと別のパッケージング工程向けに設計された一部の設計をすでに適応させている。公開情報は、こうした移行の規模を測るにはなお限られている。

同社は、より広範なファウンドリー事業の実行面から生じる信頼の問題にも直面している。パッケージングチームに独自の経験があっても、製造ロードマップの遅延は顧客を慎重にさせる。

TSMCは異なる評価を背景に交渉に臨む。同社は最大級のアクセラレーターベンダーに供給しながら、繰り返し生産能力を拡大してきた。

この優位性が弱まるのは、顧客が供給多様化の価値が再設計リスクを上回ると考えた場合に限られる。継続的な割り当て制約は、その判断を強めるだろう。

外部向けEMIB-T製品の成功は、別の提携発表より強い証拠となる。最も説得力のある事例は、第三者製コンピュートダイとHBMを意味のある生産量で組み合わせるものだ。

それまでは、Lensとの関係は能力への投資として読むべきだ。IntelがTSMCを置き換えた証拠でもなければ、空虚な広報活動でもない。

決定的な不確実性は実行にある。Intelは、材料科学とパッケージ図を、認定済みの生産量、予測可能な歩留まり、実名の顧客導入へと転換しなければならない。

TSMCは圧力下にあるが追い詰められてはいない理由

AI需要は一社が無理なく供給できる速度を上回って拡大しているため、IntelはTSMCの主導権を覆さなくても、意味のあるパッケージング事業を獲得できる。

この競争はしばしば、市場シェアが直接移転する構図として語られる。しかし、その見方はますます大規模化するAIシステムが生み出す需要の規模を見落としている。

クラウド事業者は、TSMCでパッケージングされたアクセラレーターを購入し続けながら、別のプロセッサーファミリー向けにIntelを認定するかもしれない。供給多様化は、既存サプライヤーを置き換えずに生産能力を追加できる。

この結果でも、Intelにとっては重要だ。パッケージング収益は工場稼働率を改善し、現在Intelのウェハーを使用していない顧客との関係を築く可能性がある。

また、チップ設計者に割り当て交渉での交渉力を与える。信頼できる第2のパッケージング経路は、プログラムの大半を受注する前であっても、納入コミットメントに影響を与え得る。

TSMCは財務・運営両面で強い立場から対応している。株主報告書によると、同社の2025年の売上高は1,224億2,000万ドルに達した。

同社はその年、534社の顧客向けに12,682製品を製造した。先端プロセス技術はウェハー売上高の74％を占めた。

これらの数字はCoWoS単独ではなく、より広いファウンドリー事業に関するものだ。ただし、TSMCのパッケージングにおける地位を支える顧客ネットワークと製造規模を示している。

TSMCは台湾とArizonaでの拡張も継続している。Arizonaでの計画には、北米顧客向けの最先端製造と将来の先進パッケージング基盤が含まれる。

この地理的な拡張は、Intelの国内供給論の一部に応えるものだ。Intelは、特にNew Mexicoにおいて確立された米国のパッケージング拠点を維持している。

Intelのパッケージング概要は、EMIBとFoverosをトランジスタスケーリングの延長として位置付けている。同社は2030年までに、1つのパッケージ内に1兆個のトランジスタを搭載することを目指す。

この目標は、ヘテロジニアス統合へのより広範な移行を反映している。設計者はシステムをチップレットに分割し、コンピュート、メモリ、接続性、入出力機能ごとに異なるプロセスを選択する。

TSMCはCoWoS、SoIC、そして広範な設計エコシステムを通じて同じ移行を支えている。Samsungや大手アウトソーシング組立企業も先進統合に投資している。

したがってIntelは、TSMCの現在のパッケージ生産能力以上のものと競争しなければならない。使い慣れた設計ツール、検証済みの知的財産、サプライヤー関係、蓄積された量産知識とも競争している。

LensはIntelに追加の製造関係をもたらすが、そのネットワークを即座に再現するわけではない。半導体基板は、装置ベンダー、試験システム、メモリサプライヤー、顧客の設計チームと統合されなければならない。

TSMCにとっての主なリスクは、長期的な不足が顧客に代替手段への資金投入を促すことだ。顧客がIntelの認定を完了すれば、不足が緩和された後もその第2供給源は有用であり続ける可能性がある。

Intelにとっての主なリスクは、TSMCが十分な生産能力を追加した後に市場へ参入することだ。優先するサプライヤーが数量、コスト、納期の要件を満たせるようになれば、顧客は再設計への意欲を失う。

大型パッケージ形式は、もう一つの戦略的競争を生んでいる。両社は、電力供給と冷却を管理可能に保ちながら、より多くのコンピュートタイルとメモリを支えなければならない。

勝者はパッケージ面積だけでは決まらない。歩留まりが低下したり、冷却要件が経済的に成り立たなくなったりすれば、物理的に大きな設計に価値はほとんどない。

これが、IntelのLensとの提携が重要でありながら勝利を意味しない理由だ。この提携は、TSMCがすでに多くの連結した生産段階を掌握しているシステムの、一つのつながりを強化する。

TSMCには生産能力を拡大し、顧客の信頼を維持する圧力がかかっている。しかし追い詰められてはいない。Intelは依然として、より重い立証責任を負っている。

Intelのパッケージング賭けが機能しているかを示す3つの兆候

顧客認定、測定可能な量産歩留まり、そしてガラス基板のマイルストーンが、Intelの戦略が事業となるかどうかを決める。

第1の兆候は、EMIB-Tを用いて量産へ入る実名の外部顧客だ。公開された認定や出荷製品は、関心に関する一般的な発言以上のものを検証する。

最も強い証拠には、第三者製コンピュートダイ、複数のHBMスタック、開示された生産時期が含まれる。この構成は、要求の厳しいAIアクセラレーターに対するIntelの価値を試すことになる。

確認されたプログラムは、Intelがウェハー製造とは切り離してパッケージングを獲得できるという見方を強める。別の匿名報道は注目を集めても、不確実性を解消しない。

第2の兆候は、生産量と歩留まりに関する信頼できるデータだ。Intelは野心的なパッケージサイズを説明してきたが、顧客が最終的に必要とするのは、稼働するシステムの安定した供給である。

Intelの財務開示で、外部ファウンドリー収益、パッケージングの受注、設備投資、顧客からの前払いを注視すべきだ。議論されている契約が意味のある規模に達すれば、パッケージング収益は可視化されるはずだ。

経営陣はまた、生産能力の拡大がIntel製品向けなのか外部顧客向けなのかを明確にすべきだ。工場全体の稼働率だけでは、その問いに答えられない。

企業のプレゼンテーションは通常、技術的能力を強調するため、独立した分析は引き続き重要となる。歩留まり比較には、一貫したパッケージ複雑性、生産量、試験基準が必要だ。

第3の兆候は、IntelとLensによる具体的なガラス基板のマイルストーンだ。パイロットライン、認定サンプル、顧客テストビークル、生産スケジュールが示されれば、提携は探索段階を超える。

ガラスの採用は、おそらく一度の広範なプラットフォーム投入ではなく、段階的な検証を通じて進む。顧客導入前には、機械的信頼性と熱サイクルに関する広範な試験が必要になる。

初期製品は、最大のAIアクセラレーターではなく、より限定的なコンポーネントを対象とする可能性がある。それでも戦略が無効になるわけではないが、短期的な競争への影響は限定される。

これらの兆候の中では、TSMCの対応にも注目すべきだ。CoWoSのより迅速な拡張や新たな大型フォーマットのパッケージングは、Intel認定を急ぐ必要性を弱める可能性がある。

Arizonaでの製造・パッケージングを対象とするTSMCの拡張計画は、地理的な競争がすでに進行していることを示している。顧客は個別の技術図ではなく、サプライチェーン全体を比較することになる。

開発者やエンタープライズAIの購入者にとって、この競争が及ぼす影響はソフトウェア機能よりも製品供給に大きい。パッケージング不足はアクセラレータの出荷を制限し、クラスターの導入を遅らせ、高いインフラコストを維持させる可能性がある。

供給量の増加は調達の選択肢を広げ得るが、認定には時間がかかる。顧客が生産コミットメントを明らかにするまでは、Intelの発表を導入予測に織り込むべきではない。

投資家にとって、パッケージングは、最先端ウェハー受注の獲得に全面的に依存せずにIntelがファウンドリー事業で存在感を高める道筋となる。一方で、同社は厳格な実行力の試練にもさらされる。

チップ設計企業にとって、第2のプラットフォームは交渉力と地理的分散をもたらす。ただし、その利点は再設計の作業負担と、成熟度の低い外部サービスを利用するリスクを上回らなければならない。

Google Newsでこの動向を追うナレッジワーカーにとっては、証拠を3つのカテゴリーに分けて捉えるのが最善だ。提携は意図を示し、認定は技術的な受容を示し、出荷は商業的な成功を示す。

Intelは現在、第1のカテゴリーを強化した。EMIBの実績は第2のカテゴリーの基盤となる一方、外部向けAI生産は依然として決定的な第3の段階である。

Lensとの提携が重要なのは、将来のAIパッケージには新たな材料と製造方法が必要となるためだ。ただし、ガラスが有機基板やTSMCの現行プラットフォームに取って代わることを、現時点で証明するものではない。

名称が明らかになったEMIB-T顧客、比較可能な歩留まりの証拠、日付が示されたガラス認定のマイルストーンに注目したい。こうしたシグナルは、Intelが実質的な第2の供給源を構築しているかどうかを明らかにする。

それまでは、この見出しを結果ではなく最初の一手として受け止めるべきだ。Intelはパッケージングの連合を拡大したが、TSMCはいまなお、他社が挑戦しなければならない市場での地位を握っている。