Panmnesia CXL AIデータセンター、スケーリング競争をGPUの先へ

Panmnesiaは、単一の整合的な実行ドメイン内で最大960基のアクセラレータを協調させるCXL AIデータセンターアーキテクチャを提案した。Metaの研究者とともに開発されたこの設計は、ラックをまたぐリソースを、1つの大規模チップ内のコンポーネントのように振る舞わせることを目指す。

この主張は、AIインフラをめぐる従来の議論を変える。中心的な問いは、どの企業が最速のGPUを構築できるかだけではない。数百基のアクセラレータ、メモリデバイス、プロセッサが、1台のマシンとして動作できるほど予測可能な形で通信できるかどうかだ。

PanmnesiaのCXL AIデータセンターは、現時点ではフルスケールで商用導入されたことが公に記録されているわけではなく、アーキテクチャ提案にとどまる。ただし、一般的なコンセプト発表よりも高い信頼性を伴って登場した。この設計は招待制の査読付きレビューに掲載され、Metaも別途、自社CXLメモリインフラの本番環境における成果を報告している。

この提案は、現行データセンターモデルの難しい部分にCompute Express Link、すなわちCXLを適用する。CXLは、プロセッサ、アクセラレータ、メモリ間のコヒーレントな通信を支えるオープンなインターコネクト標準だ。従来のネットワークやソフトウェア層よりも直接的なリソースアクセスを提供できる。

PanmnesiaとMetaは、CXLがあらゆるEthernetやInfiniBand接続を置き換えるべきだとは主張していない。より限定された、しかし重要な主張をしている。密接に同期された実行を必要とするワークロードには、汎用ネットワーキングが通常提供するものよりも、ラックをまたぐ予測可能な経路が必要だという。

この提案はデータセンターを1つの実行単位として扱う

PanmnesiaとMetaは、チップレベルの協調を個々のサーバーやラックの外へ拡張しようとしている。

大規模なAIワークロードでは、多数のアクセラレータに計算を分割する。これらのアクセラレータは、トレーニングや推論ジョブの全期間を通じて、モデルパラメータ、中間結果、同期メッセージを交換しなければならない。

遅延した参加者がいると、そのグループ内の他のすべてのデバイスが待たされる可能性がある。エンジニアはこのような遅延した参加者を、しばしばストラグラーと呼ぶ。システムが大規模になるほど、最速と最遅の通信経路の差は大きなコストになる。

新アーキテクチャは、このレイテンシのばらつきを抑えることに焦点を当てている。平均レイテンシも依然として重要だが、数百台のデバイスが同じ同期操作を完了しなければならない場合、予測可能な到着時刻も同じくらい重要になる。

公開されたone-chip proposalによると、この設計ではCPU、アクセラレータ、メモリを階層型CXLドメイン内に配置する。この提案は、通信経路を制御するために3つの主要なハードウェア要素を用いる。

第1は、高ファンアウトのノンブロッキングスイッチだ。高ファンアウトとは、1つのスイッチング層で多数のデバイスを接続できることを意味する。ノンブロッキング設計は、無関係な接続同士が不必要に干渉することを防ぐことを目指す。

第2の要素はリンクアクセラレーションユニットだ。このハードウェアは、本来ならより多くのソフトウェア処理やプロトコル遷移を伴う通信機能を処理する。

第3はファブリックコントローラである。これは接続されたリソース群全体を管理し、デバイスの構成、アクセス、分離の方法を決定する。

これらの要素を組み合わせることで、ファブリックをまたぐ通信をより決定論的にすることが意図されている。デバイスは異なるボード、サーバー、ラックに引き続き配置されるが、その相互作用は制御されたハードウェア経路に従う。

発表で説明された参照システムは、1基のCPUと2基のアクセラレータを組み合わせる。提案設計では、1基のCPUが16基のアクセラレータを協調させ、8倍の増加となる。

より大きな階層型ドメインには、最大960基のアクセラレータを含められる。発表では、この数値を参照プラットフォームの約13倍の規模と説明している。

この提案はまた、従来のネットワーク経由ではマイクロ秒単位を要する経路について、数百ナノ秒の往復通信レイテンシを目標とする。モデル化された比較では、これは最大で1桁の削減に相当する。

これらの数値はレビューで示されたアーキテクチャを説明するものである。960基のアクセラレータによる本番環境での導入から独立して検証された結果として読むべきではない。

この区別は重要だ。レビュー論文は既存の証拠、設計原則、将来のアーキテクチャを組み合わせることができる。提案された上限規模で、すべてのコンポーネントが一体となって動作したことを自動的に立証するものではない。

それでも、この発表は明確な技術的方向性を示している。Panmnesiaはサーバーではなく、データセンター全体をハードウェア設計の単位として扱っている。

AIのスケーリングが通信問題になった理由

アクセラレータを増やせば理論上の計算能力は高まるが、同期ワークロードは必要な通信の中で最も遅いものにしか進めない。

AIインフラベンダーは長年にわたり、アクセラレータ性能、メモリ帯域幅、ラック密度を高めてきた。これらの向上は引き続き重要である。しかし大規模モデルは、1つのデバイス上で孤立した計算列として動作することはほとんどない。

トレーニングでは、モデル層とデータを多数のアクセラレータに分散する。推論システムもまた、大規模モデル、検索インデックス、レコメンデーションテーブルを複数のリソースに分割する。

分割のたびに通信が発生する。デバイスは、ジョブ全体との同期を維持しながら、アクティベーション、勾配、パラメータ、キャッシュデータを移動させなければならない。

この問題は、単純なデバイス数が示す以上の速さで増大する。アクセラレータを1基追加すれば参加者が1つ増えるだけでなく、通信関係が増え、遅延の潜在的な発生源も1つ増える可能性がある。

汎用ネットワークは、多様なトラフィックと柔軟なルーティングを支えるために設計されている。その柔軟性には、ネットワークインターフェース、バッファリング、プロトコル処理、輻輳管理、ソフトウェアによる協調が伴う。

これらの機能により、EthernetとInfiniBandは大規模施設全体で有用になる。一方で、密接に同期されたAIジョブが吸収しなければならないタイミングのばらつきも生じる。

現代のアクセラレータラックでは、ベンダーはすでに、こうしたペナルティを減らすための専用スケールアップリンクを使用している。Nvidiaは対応システム内でNVLinkとNVLink Switchを使用している。業界では、アクセラレータ向けのオープンなスケールアップ接続としてUALinkも開発されている。

これらの技術は、限られた物理ドメイン内でデバイスを密接に結合することに焦点を当てている。CXLは、メモリ拡張、プーリング、共有を含む、プロセッサ、アクセラレータ、メモリ間のコヒーレントな接続を中心に発展してきた。

Panmnesiaの設計は、このコヒーレントモデルをさらに広げる。その主な対抗対象は、特定のチップ企業ではない。密結合された処理がラック境界を越える際に使われる、ソフトウェア協調型かつネットワークベースのスケールアウト経路だ。

だからといってEthernetが不要になるわけではない。スケールアウトネットワークは、ストレージ、施設全体の接続性、サービス間通信、より緩やかな同期を許容するワークロードにとって、引き続き不可欠である。

争点は計算経路にある。Panmnesiaは、密接に同期された1つの操作に参加するデバイス間に、繰り返しのデータコピーやソフトウェア介入を挟むべきではないと主張する。

Metaの本番運用経験は、この議論に実践的な文脈を与える。同社は、シリコン、ファームウェア、オペレーティングシステム対応、フリート展開にまたがる、カスタムCXLメモリ拡張プラットフォームVistaraを開発した。

Metaによると、Vistaraは分散機械学習推論、データベース、キャッシュ、ビッグデータ処理、ビルドシステムを含む本番サービスで稼働している。CXL ConsortiumのVistara deployment概要では、分散型推論に必要なサーバー数が最大25%減少したと報告されている。

同じ概要では、分散キャッシュの平均レイテンシが29%低減したとも報告されている。これらはMetaが報告した本番環境の結果であり、Panmnesiaの完全な960アクセラレータ設計のベンチマークではない。

それでも、CXLが研究室内の議論を超えた理由を示している。ハイパースケーラーは今や、コヒーレントなメモリ拡張がサーバー数とサービスレイテンシに影響し得るという証拠を持っている。

商業的な圧力は複数のグループに及ぶ。アクセラレータベンダーは、高価なデバイスが効率的に使われることを示さなければならない。クラウド事業者は、取り残されたメモリや計算能力を減らす必要がある。インターコネクト供給企業は、柔軟性を欠くプロプライエタリな孤島を生み出すことなく、予測可能な通信を実現しなければならない。

企業の購入者にとって、この問題はいずれ容量計画に行き着く。メモリをアクセラレータから独立して割り当てられるシステムであれば、1つのリソースが上限に達しただけで別のフルサーバーを購入する必要を減らせる。

Panmnesia CXL AIデータセンターがレイテンシを制御する仕組み

CXLはコヒーレントな通信を提供するが、Panmnesiaの仕組みは標準の周囲にある経路、バッファ、階層の制御に依存する。

CXLはPCI Expressの物理基盤上で動作し、コヒーレントなメモリおよびキャッシュアクセスのためのプロトコルを追加する。コヒーレンスにより、接続されたコンポーネントは共有データについて一貫した見解を維持できる。

この能力は、1チップのような実行に必要だが、それだけでは十分ではない。標準はデバイス間の通信方法を定義できても、考え得るすべてのシステム設計における遅延の均一性を保証するものではない。

大規模なファブリックには、スイッチ、キュー、コントローラ、トラフィック競合、長さの異なる経路が導入される。各要素は平均レイテンシを高めたり、個々のリクエスト間の差を広げたりする可能性がある。

そのためPanmnesiaの提案は、レイテンシ変動を範囲内に抑えることを重視する。このアーキテクチャは、同期ワークロードが待機を開始する前に、経路とハードウェアの挙動を予測可能にしようとする。

高ファンアウトスイッチは、直接編成できるデバイス数を拡大する。ノンブロッキングのスイッチング構造は、トラフィックパターンが許す場合に同時経路を維持することを目指す。

リンクアクセラレーションユニットは、選択した通信処理をハードウェアへ移す。これにより、オペレーティングシステムの介入を減らし、ソフトウェア管理バッファ間での一部の繰り返し転送を避けられる可能性がある。

ファブリックコントローラは、リソースを階層的なグループへ編成する。すべてのデバイスを等しく遠いエンドポイントとして扱うのではなく、この設計はチップ内部のブロックに似た配置原則を適用する。

頻繁に通信するコンポーネントは、近接した論理領域に配置できる。より広域の接続が、次にそれらの領域をより大きなドメインへ結びつける。

この階層は、物理的な距離が影響を持つため重要である。電気リンクは経路が長くなると信号品質が低下し、リタイマーや追加のスイッチング段階は遅延を加える可能性がある。

レビューでは、ファブリックの各部間をより長距離で接続するため、光接続を提案している。CXL-over-opticsは、通常の電気配線やケーブルで可能な距離を超えて信号を運びながら、CXLの通信モデルを維持する。

光伝送は、キューイング、輻輳、障害、コントローラのオーバーヘッドをなくすものではない。物理的な到達距離と信号伝送に対処し、予測可能な実行についてはアーキテクチャの残りの部分に委ねる。

業界標準も進化している。公式のCXL 4.0 specificationはデータレートを128 GT/sへ倍増させ、バンドルポートをサポートし、メモリ信頼性機能を追加している。

仕様の進展は、実装者により多くの帯域幅と設計の柔軟性を与える。ただし、異なる供給企業の製品が同一のレイテンシを実現したり、データセンター規模で完全に相互運用できたりすることを保証するものではない。

Panmnesiaは、自社の構想を検証するために必要な下位レイヤーの開発を進めてきた。同社はISCA 2026で、シリコンベースのCXLコントローラーとポートベースルーティング・スイッチを発表した。

ポートベースルーティングは、デバイスポート識別子に基づいてトラフィックを送る方式だ。PCIeや初期のCXL実装に見られるツリー状の階層ルーティングよりも、柔軟なトポロジーを実現できる。

Panmnesiaによれば、最適化されたコントローラーとスイッチは、数十台のサーバーに接続を拡張しながら、メモリアクセスを同程度のレイテンシークラスに維持した。同社が公開したシリコンの結果は、6月29日にISCAのインダストリートラックで発表された。

これらの結果は、より大きなアーキテクチャを構成する個別の仕組みを裏付けるものだ。ただし、データセンター設計全体が商用展開の準備段階に達したことを示すものではない。

それでも、この積み重ねられた証拠は注目に値する。多くのインフラ発表は、図解から大規模な導入主張へと直接飛躍する。Panmnesiaは、コントローラーシリコン、スイッチ実装、先行するフルシステムフレームワーク、そしてMetaによる別個の本番運用経験を根拠として示せる。

欠けているのは、発表された規模での統合だ。ハードウェア、ファームウェア、OS、オーケストレーションソフトウェア、光リンク、障害管理のすべてが、継続的な高負荷下で連携して動作しなければならない。

CXLはネットワーク遅延だけでなく、固定的なサーバー比率にも挑む

このアーキテクチャは、コンピュートとメモリを固定的なサーバーバンドルとして購入することで生じるリソースの無駄にも対処する。

AIサーバーには、CPU、アクセラレーター、ローカルメモリ、ネットワークの特定の組み合わせが搭載されている。この組み合わせが、あらゆるワークロードに完全に適合するとは限らない。

あるサービスでは大規模なアクセラレーター計算能力が必要でも、必要容量は控えめかもしれない。別のサービスでは、比較的少ない演算量で巨大な埋め込みテーブルや検索インデックスを保持する場合がある。

事業者はメモリ不足に対応するため、完全なサーバーやアクセラレーターをもう1台追加することが多い。新しいマシンはメモリを供給する一方、そのワークロードには不要な計算能力も持ち込む。

CXLメモリプーリングは、こうした購入判断を分離する。1つのメモリプールが複数のホストに対応し、ソフトウェアが変化する需要に応じて容量を割り当てられる。

Panmnesiaは、以前のCXLアプリケーション関連の取り組みでこのモデルを検討してきた。同社のフルシステムフレームワークは、CXL CPU、GPU、メモリ拡張装置、スイッチシステムを接続した。

同社報告によるCXLアプリケーションテストでは、Panmnesiaは大規模メモリプールに検索データベースを配置し、GPUリソース上で言語モデル推論を実行した。同社は、SSDベースの比較構成に対して6倍超の性能を報告している。

この結果は、特定構成によるベンダーベンチマークである。すべての検索システム、ストレージデバイス、CXL製品に一般化すべきではない。

それでも、このユースケースは具体的だ。検索拡張生成、すなわちRAGは、言語モデルが回答を生成する前に関連文書を検索する。大規模なベクトルインデックスは、1台のアクセラレーターが提供する容量を大幅に上回る場合がある。

インデックスをプールされたメモリに置くことで、より低速なストレージへのアクセスを減らせる可能性がある。また、複数のコンピュートリソースが中央管理された容量階層を利用できるようになる。

同じ考え方はレコメンデーションシステムにも当てはまる。大規模な埋め込みテーブルには相当量のメモリが必要になる場合があるが、必ずしも固定的な比率でGPUを追加する正当性にはならない。

MetaのVistaraの取り組みは、別の変形例を示している。同社はCXLを用いて、旧世代のDDR4メモリを、DDR5プロセッサを中心に設計された新しいサーバーに接続している。

メモリの再利用は、ハードウェア更新の圧力を軽減し、既存コンポーネントの有効寿命を延ばせる。一方で、信頼性、性能階層、ファームウェア、フリート管理に関わる技術的課題ももたらす。

より広い変化は、サーバー構成からリソース構成への移行だ。事業者は、1台のマシンに組み込まれた比率を受け入れるのではなく、ワークロードに必要なコンピュート、メモリ、アクセラレーションの量を選択する。

このモデルがベンダーをまたいで機能すれば、購入者はより大きな交渉力を得る。メモリ、プロセッサ、アクセラレーターを、それぞれ異なる更新スケジュールで進化させられるためだ。

一方、これがプロプライエタリ実装に限定されるなら、恩恵を受けるのはハイパースケーラーにとどまり、一般企業は互換性のないプラットフォーム群に再び直面するかもしれない。

そのため、CXLがオープン標準であることは重要だ。プロセッサ、メモリデバイス、スイッチ、管理ソフトウェアのための共通技術基盤を生み出す。

ただし、プロトコルレベルでのオープン性が、競争的な製品市場を自動的に生むわけではない。購入者には、検証済みデバイス、一貫した管理インターフェース、セキュリティ制御、信頼できる相互運用性がなお必要だ。

ここでPanmnesiaの立ち位置が興味深くなる。同社は、純粋な演算性能でNvidia、AMD、あるいはハイパースケーラー独自のアクセラレーターと直接競争しようとしているわけではない。

同社が提供するのは、それらのデバイスがどれほど効率的に連携動作するかを決める接続レイヤーだ。購入者がアクセラレーターを組み合わせ、より大きなメモリプールを接続し、より高い利用率を求めるほど、このレイヤーの価値は高まる。

最大の主張には、なおシステムレベルの証明が必要だ

公開されたアーキテクチャと動作するシリコンは技術的不確実性を低減するが、信頼性、セキュリティ、導入経済性を決着させるものではない。

最初の不確実性は規模だ。Panmnesiaは、コアコンポーネントを実装・検証し、その後に商用供給に向けて準備を進めたとしている。

同社は、960基のアクセラレーターが継続的な顧客ワークロードの下で1つの一貫したドメインとして動作する本番導入を、公には文書化していない。読者は、アーキテクチャの最大構成と観測済みの導入を区別すべきだ。

2つ目の不確実性は障害封じ込めだ。より大きな実行ドメインは共有を改善できるが、その一方でインフラソフトウェアが監視すべき関係性も増える。

この提案では、障害が発生したハードウェアはサーバー全体ではなくデバイス単位で交換できる可能性がある。このより細かな交換単位は、無駄を減らし、保守性を高められる。

ただし事業者には、1台のデバイス障害が共有状態を破損させたり、ファブリックのはるかに広い部分を停止させたりしないという証拠も必要だ。正常経路のレイテンシーと同じくらい、復旧時の挙動が重要になる。

3つ目の不確実性は輻輳だ。ノンブロッキングなスイッチ設計は特定の競合を減らすが、実際のAIワークロードではトラフィックが集中するパターンが生じうる。

多くのアクセラレーターが同じメモリ領域を要求したり、同じ同期フェーズで通信したりする可能性がある。制御された条件下で数百ナノ秒という結果が、ピーク時の競合下でも同じ結果を保証するわけではない。

4つ目の論点はメモリ階層だ。リモートのプールメモリはより大きな容量を提供できるが、ローカルの高帯域幅メモリが持つすべての特性に一致するわけではない。

HBMはアクセラレーターの近くに配置され、高負荷なモデル計算に適した帯域幅を提供する。CXLメモリは、特に容量を多く必要とするデータにおいて、この階層を補完できるが、すべての処理でHBMを単純に置き換えることはできない。

したがって、このアーキテクチャには賢明な配置が求められる。頻繁にアクセスされ、レイテンシーに敏感なデータはアクセラレーターの近くに残すべきだ。より大きい、あるいは時間的制約の緩いデータは、プール容量に配置できる。

ソフトウェアはこうした違いを理解しなければならない。そうでなければ、理論上より大きなメモリ空間が、アプリケーション性能の不安定さを生む可能性がある。

5つ目の不確実性はセキュリティだ。ラックをまたいでコヒーレントアクセスを拡張することは、分離、アクセス制御、暗号化、ファブリック管理の重要性を高める。

従来のネットワークにおける設定ミスは、1つのサービスを露出させる可能性がある。共有メモリファブリックでのミスは、複数のデバイスが使用するデータへの直接アクセスに影響しうる。

CXLにはセキュリティおよび信頼性の機能が含まれ、新しいリビジョンではそれらが継続的に改善されている。それでも本番導入の購入者は、シリコン、ファームウェア、管理ソフトウェア、運用手順をまたいだ検証を求めるだろう。

電力も未解決の課題だ。より効率的なリソースプールは、不要なサーバーを減らし、ハードウェア利用率を改善できる。

しかし、スイッチ、リタイマー、光モジュール、コントローラー、より大きなメモリシステムもエネルギーを消費する。重要な測定値は1つのコンポーネントの消費電力ではなく、完了したワークロードあたりの総エネルギーだ。

最後の不確実性は経済性である。Panmnesiaのアーキテクチャは、遊休化するリソースの削減と、より細かな単位での交換を約束する。

その節約は、新しいスイッチ、コントローラー、光学機器、統合、検証、運用トレーニングのコストを上回らなければならない。ハイパースケーラーは膨大なフリート全体にカスタムエンジニアリングを償却できるが、小規模な事業者が直面する閾値は異なる。

だからこそ、Metaの関与は包括的な保証ではないものの重要だ。Metaは、広大なインフラ全体に展開されたシステムから得た経験を提供する。

その証拠は、CXLメモリ拡張が本番環境で価値を生み出せることを示している。ただし、それはPanmnesiaが提案するラック間ドメインのすべての要素が同じ成熟度に到達することを証明するものではない。

責任ある読み方は、退けることでも受け入れることでもない。Panmnesiaは、もっともらしい問題、オープン標準、実装済みコンポーネント、ハイパースケールでの運用証拠を、1つのアーキテクチャに結び付けた。

残された課題は、それらの要素をフルスケールで組み合わせた際にも優位性が維持されることを示すことだ。

アーキテクチャが導入可能かどうかを示す3つのシグナル

次の段階では、アーキテクチャ上の最大値を、再現可能なワークロード、相互運用性、顧客導入の証拠に置き換える必要がある。

最初のシグナルは、認知されたAIワークロードを実行するフルラックまたは複数ラックのデモンストレーションだ。Panmnesiaは、アクセラレーター数、トポロジー、メモリ構成、ソフトウェアスタック、トラフィック条件を開示すべきである。

最も有用な結果には、テールレイテンシー、スループット、利用率、消費電力、復旧時間が含まれる。平均レイテンシーだけでは、予測可能な実行というこの提案の中核的な約束を検証できない。

提案された960アクセラレータードメインに近づくデモンストレーションは、1チップのように動作するという構想を強く裏付けるだろう。はるかに小規模なデモでも、同社が結果のスケーリング方法を説明するなら価値がある。

2つ目のシグナルは、ベンダー間の相互運用性だ。オープンCXLアーキテクチャは、異なるサプライヤーのプロセッサ、アクセラレーター、メモリデバイス、スイッチ、管理ツールが連携動作して初めて商業的な意味を持つ。

テストには、長時間運用、エラー注入、ファームウェア更新、デバイス交換、セキュリティ分離を含めるべきだ。異なるベンダーを組み合わせた導入が成功すれば、プロプライエタリなインフラの孤島に対するPanmnesiaの主張は強まる。

互換性の問題が継続すれば、その主張は弱まる。購入者は、異常に脆弱な認定プロセスという代償を払ってまでリソースの柔軟性を求めてはいない。

3つ目のシグナルは、実名の本番顧客または概念実証導入だ。Panmnesiaは、コアコンポーネントが商用供給に向かっていると述べている。

顧客試験では、プールされたリソースによって、実際のサービスに必要なサーバーやアクセラレーターの総数が減るかどうかが明らかになるはずだ。また、追加されたファブリックコストを考慮しても運用上の節約が維持されるかも示すべきだ。

SK Telecomは関連する試験の1つだ。両社は以前、実際のモデルを用いたCXLベースのAIラックの開発・検証で合意しており、GPU利用率、メモリ利用率、レイテンシー、スループットを測定する予定だ。

この取り組みの結果は、Panmnesiaのコンポーネント開発をデータセンター構築者の運用要件と結び付けるものになる。公開された測定値は、もう1枚のアーキテクチャ図よりも大きな重みを持つ。

これらのシグナルは、CXLがEthernet、InfiniBand、NVLink、UALinkと並んでどこに位置付くのかも明らかにするだろう。最も可能性の高い結果は、単一の万能接続ではなく、階層化されたインフラだ。

ローカルのアクセラレーター接続は、最も帯域幅に敏感な通信に対応できる。CXLはコヒーレントメモリとスケールアップリソースを編成できる。EthernetやInfiniBandは、より広範なスケールアウトトラフィックの処理を引き続き担える。

Panmnesiaの貢献は、コヒーレント層を現在よりはるかに広範に拡張すべきだという主張にある。これは予測可能性に賭ける、技術的かつ商業的な判断だ。

開発者にとっては、その成果が大規模モデルや検索システムにおけるメモリ配分のあり方を変える可能性がある。アプリケーションは容量を各サーバーを囲む固定的な境界ではなく、管理対象のファブリックリソースとして扱えるようになるかもしれない。

企業の購買担当者にとっての価値は、利用率の向上と、より独立したアップグレードサイクルにある。ただし、こうした利点は、管理ツールが追加されたトポロジーを理解しやすくできるかどうかに左右される。

こうしたシステムの進化に伴い、エンジニアリングチームはベンチマーク結果、構成上の判断、インシデント記録、互換性に関する知見を保存していく必要がある。検索可能なナレッジベースは、ローカルの技術文書に散在するこうした運用上の証拠をチームが結び付ける助けとなる。

PanmnesiaによるCXL AIデータセンター構想が注目に値するのは、スケーリングをめぐる議論をコンポーネントの速度からシステム全体の協調へと移すためだ。また、自らの成功を測定可能な基準で示している。

注目すべきは、マルチラック環境でのワークロードテスト、複数ベンダー間の相互運用性、そして実名を伴う本番導入だ。再現可能なデータとともにこの3つすべてが実現すれば、データセンターは機械のネットワークというよりも、慎重に編成された1台のコンピューターに近い振る舞いを始めるかもしれない。