Teradyneの新UltraFLEXplusツール、Advantestに対するAIテストの堀を強化

Teradyneは9月1日、UltraFLEXplus向けの3つの機器を発表した。Google Newsで注目を集めたこの見出しは、単なる製品アップデート以上に鮮明な競争の構図を示している。

同社が同時に狙うのは、デジタルパターンの長大化、インターフェースの高速化、急速に増大するデバイス電力という、AIチップ試験における3つの高コスト課題だ。その答えは、より大容量のパターンメモリ、ネイティブPCIe 6.0テスト、そしてテストセル全体で15,000アンペア超の供給能力を組み合わせることにある。

この広がりが重要なのは、Teradyneが無競争の領域を守っているわけではないからだ。Advantestはすでに、厳しい人工知能およびハイパフォーマンス・コンピューティング向けプログラムにV93000 EXA Scaleプラットフォームを提供している。4月には、こうしたワークロード向けに拡張したデジタル機器も発表した。

したがって本当の競争は、Teradyneとチップ複雑性の対決ではない。AIシリコンの世代交代に伴うテストプログラムを巡る、UltraFLEXplusとAdvantestのV93000プラットフォームの競争だ。

Teradyneの発表は同社の立場を強めるが、製品仕様だけで競争優位が生まれるわけではない。顧客による認定、生産導入、稼働率、テスト経済性、再注文が、これらの機器がプラットフォームへの忠誠心を深めるかどうかを決める。

3つの機器がAIテストの3つのボトルネックを攻める

Teradyneは、先進AIシリコンを効率的に量産へ移行できるかを左右する制約を軸に、UltraFLEXplusを拡張した。

機器の発表には、UltraPin5000-EM、UltraPort-PCIe6、UltraVS64-HPが含まれる。各機器はテストワークロードの異なる部分に対応する。

UltraPin5000-EMは、パターン集約型のAIおよびコンピュートデバイスに焦点を当てる。テストパターンとは、欠陥デバイスが顧客に届く前にチップ論理を動作させ、製造上の不具合を検出する一連のシーケンスである。

Teradyneによれば、この機器は市場の競合製品と比べて最大80倍のベクタメモリを提供する。ベクタメモリには、構造テストで使用するデジタルパターンと期待応答が格納される。

同社はパターンのロード速度も最大10倍になるとしている。Persistence Modeでは、頻繁に使うパターンを保持し、エンジニアリング作業や生産時にほぼ瞬時に再ロードできる。

これらの機能は実務上のボトルネックを狙う。大型プロセッサにはコア、インターフェース、再利用可能な知的財産ブロックが増え、テストセットの肥大化とデータ移動の増加を招く。

パターンのロードに時間を使いすぎるテスタは、収益を生むデバイスをテストしていない。したがってロード高速化は装置利用率を高めうるが、Teradyneはこの機器について顧客検証済みの生産性向上を公表していない。

UltraPin5000-EMは、パターン実行中にコアごとの結果もコンパイルする。この機能は適応的な判断を支援し、別途の分析サイクルを待たずに、観測された不良に応じてプログラムを反応させられる。

この機器のデータレートは毎秒5ギガビットに達する。また、個々のピンで独立したクロック周波数をサポートしており、異なるタイミング要件を持つブロックを含むヘテロジニアスなデバイスに適する。

UltraPin2200との互換性は戦略的に重要だ。半導体メーカーは既存のテスト知的財産を維持しながら、新しいデバイス向けの能力を追加できる。

この移行経路は、新機器導入に伴う混乱を軽減する。また、既存プログラムを大規模な再開発なしに移せる場合、プラットフォームへの結び付きを強める可能性もある。

UltraPort-PCIe6はインターフェースの課題に対応する。Teradyneはこれを、自動テスト装置上でPCI Express 6.0デバイスを試験する初の高速入出力プロトコル機器としている。

PCIe 6.0は、前世代に比べて生の転送速度を2倍にする。4レベルのパルス振幅変調、すなわちPAM4を用い、送信シンボルごとに2ビットを符号化する。

Teradyneの機器は、32レーンで毎秒64ギガビットをサポートする。ピンごとの測定リソースと統合ループバックを備え、送信信号を診断テストのために戻すことができる。

サーバークラスの処理バックエンドは、最大2テラバイトのメモリへ拡張できる。この容量は、プロトコルおよび機能テストに伴う大規模データセット向けに設計されている。

UltraPort-PCIe6はミッションモード試験もサポートする。この文脈でミッションモードは、簡略化された構造パターンだけに依存せず、意図された実動作により近い振る舞いでインターフェースを評価する。

この機器は、高速インターフェースのカバレッジの一部を、より早い製造段階へ移せる。高帯域幅メモリや他の正常なコンポーネントとパッケージングされた後では、不良ダイのコストが高くなるため、早期検出は重要だ。

UltraVS64-HPは電力に対応する。機器あたり1,280アンペアを供給し、組み合わせた電源は1つのデバイス接続に5,120アンペアを供給できる。

Teradyneによれば、完全なテストセルは15,000アンペアを超えられる。また、新たに登場する統合電圧レギュレータ設計に向けて16ボルトのレンジも提供する。

統合電圧レギュレーションは、より多くの電源管理機能をプロセッサの近くへ移す。これは給電効率を改善しうる一方で、テスタが再現すべき電圧および電流条件を変化させる。

この電源は複数のセンシングポイントと、熱暴走に対するハードウェア保護を備える。熱暴走は、温度上昇が電力ストレスを増大させ、破壊的なフィードバックループを生む現象だ。

これら3つの機器には、共通する商業的な論理がある。Teradyneは、顧客が別のプラットフォームを認定するのではなく、既存のUltraFLEXplus環境内で新しいテスト要件を満たせるようにしたい考えだ。

したがって、Google Newsでの最新の議論は3つのアクセサリ以上の意味を持つ。Teradyneは、そのギャップが顧客にテスタ標準を見直す理由を与える前に、機能上の空白を埋めようとしている。

AIチップがテスト装置の購入判断を変える理由

AIアクセラレータは、先進パッケージングの各段階で不良コストが上昇するため、テストをより大きな経済的判断へと変えている。

現代のAIプロセッサは、大型コンピュートダイ、高速インターフェース、メモリ、複雑な電力供給を組み合わせている。一部の設計では、機能をチップレット、すなわち1つのパッケージ内に組み立てる小型ダイへ分割する。

このアーキテクチャは設計の柔軟性を高めるが、別の製造リスクも生む。1つの不良コンポーネントが、それ以外は正常に機能するアセンブリの価値を下げる可能性がある。

Known-good-dieスクリーニングは、高価なパッケージングが始まる前に動作するダイを識別しようとするものだ。パッケージの複雑性とコンポーネントコストが上がるほど、この工程の価値は増す。

Teradyneは6月、Tokyo Electronと共同開発した統合テストセルを通じて、その立場を強化した。このシステムはUltraFLEXplusと、先進パッケージ向けのシングレーテッドデバイスプローバを組み合わせる。

シングレーテッドデバイスプローバは、ウエハーから分離された個々のダイを扱う。Tokyo Electronの装置は、デバイス温度と最先端AIシリコンに伴う大きな発熱を管理する。

この協業により、UltraFLEXplusはより広い製造ワークフローの中に位置付けられる。また、2.5Dまたは3Dパッケージでダイを組み合わせる前にテストする統合的な経路を顧客へ提供する。

Teradyneは現在、UltraPort-PCIe6によって追加のカバレッジをこうした早期の挿入段階へ移そうとしている。挿入とは、製造の特定段階に置かれる個別のテスト工程である。

早期テストは最終テストやシステムレベルテストをなくすものではない。特定の不良をメーカーが最初に特定する場所と、下流工程でどれだけの価値をリスクにさらすかを変える。

トレードオフは明快だ。早期カバレッジを増やせばテスト時間とエンジニアリングリソースを消費するが、発見が遅れれば、価値の高い複数のコンポーネントを含む組み立て済みパッケージを無駄にするおそれがある。

高電力は並行する問題を生む。生産用テスタは、エンジニアが測定しようとする挙動を歪めずに、厳しい電流トランジェントを供給しなければならない。

また、プローブカード、ソケット、デバイスを故障から保護する必要がある。異常な電流または温度条件が、ソフトウェアが応答できるより速く悪化すると、これらのインターフェースは損傷を受ける可能性がある。

UltraVS64-HPは、ハードウェアレベルの障害対応をテストセルにもたらす。この設計は、現代の半導体テストが電力・熱工学にどれほど近づいているかを示している。

同じ圧力はデジタルテストにも見られる。エンジニアが先進プロセッサにコア、スキャンネットワーク、故障カバレッジを追加するにつれ、構造パターンは増大する。

スキャンテストでは、内部の記憶素子を制御可能なチェーンへ接続する。テスト装置はそのチェーンを通じてパターンをロードし、チップ応答を期待結果と比較する。

テストプログラムが膨大なデータセットを含む場合、パターンメモリとロード速度が重要になる。外部ピン数の変化が小さくても、コンピュートブロックの追加はカバレッジ要件を増加させる可能性がある。

高速入出力はさらに別の層を加える。AIプロセッサは、アクセラレータ、ホストプロセッサ、ストレージ、ネットワーク機器、メモリサブシステム間の高速接続に依存している。

PCIe 6.0は、従来世代とは異なる信号動作を導入する。信頼性の高い生産スクリーニングには、適切な機器と、テスタとデバイスの間に安定した信号経路の両方が必要だ。

こうした制約は、半導体テストプラットフォームが持続的な顧客関係を築ける理由の説明になる。認定済みのテストプログラムには、ハードウェア構成、インターフェースボード、ソフトウェア、相関作業、生産手順が含まれる。

プラットフォームを変更すれば、エンジニアはこれらの資産を再構築または移植する必要が生じる。その後、開発拠点と製造拠点の全体で、置き換え後のシステムが一貫した判断を下すことを立証しなければならない。

Teradyneの年次提出書類によると、ファブレス企業、ファウンドリ、統合デバイスメーカー、外部委託組立事業者がFLEXシステムを購入している。同じ提出書類では、AIとデータセンターが現在のUltraFLEXplus需要の牽引要因として挙げられている。

この既存ワークフローが、競争優位を論じる際の基盤となる。新しい機器が重要になるのは、顧客に蓄積されたテスト知識を放棄させることなく、そのワークフローを拡張する場合だ。

顧客が各AIプログラムを新たなプラットフォーム競争として扱うなら、その重要性は薄れる。この違いが、Teradyneが持続的な影響力を得るのか、それとも循環的な装置需要を取り込むだけなのかを決める。

Google Newsは競争優位を描くが、競争の基準を定めるのはAdvantest

Teradyneの真の競合相手はAdvantestであり、同社のV93000 EXA Scaleも、より困難なAIデバイスに対応するため既存プラットフォームを拡張するという同じ戦略を採っている。

Advantestは4月22日、Pin Scale 5000Bを発表した。この機器は、より大容量のベクタメモリと並行コアテストへの対応強化を通じ、人工知能およびハイパフォーマンス・コンピューティングデバイスを狙う。

このデジタルテストシステムは、最大で毎秒5ギガビットのデータレートに達する。Advantestによれば、すでに主要顧客とともに立ち上げを進めている。

このタイミングは重要だ。TeradyneのUltraPin5000-EMは、増大するAIテストパターンに対する業界初の対応ではない。似通った優先事項を持つ、進行中のプラットフォーム競争に参入するものだ。

両社はメモリ容量、データ移動、マルチコアの可視性、既存投資との互換性を強調している。これらは偶然の重なりではない。

これらは、自動試験装置に顧客が求める経済性を反映している。メーカーは、テスト時間、エンジニアリング作業、設置面積の要件を際限なく増やすことなく、より広範なカバレッジを必要としている。

Advantestは、先進デジタルデバイス向けのスケーラブルな単一システムとしてV93000 EXA Scaleを訴求している。同社は、チップ設計企業、メーカー、外部委託の組立・テスト企業にまたがる導入基盤を強調している。

Teradyneは、同様のテーマでUltraFLEXplusを訴求している。同社のプラットフォーム仕様では、再利用可能な構成、より高い並列性、同社のIG-XLソフトウェア環境との互換性が強調されている。

この競争は、単純な仕様比較というよりも、二つの開発・生産環境の競争に近い。

顧客は、利用可能な計測器、ソフトウェアの成熟度、アプリケーション支援、テストプログラムの移植性、システム可用性、製造パートナーにおける生産能力を評価する。また、プラットフォームが複数世代のデバイスに対応し続けられるかも検討する。

単一の計測器での採用が、追加の機会につながる場合がある。あるプラットフォーム上でプログラムを開発・相関検証したエンジニアは、その後の生産設備購入を支える資産を生み出す。

製造パートナーも意思決定に影響する。ファブレスのチップ企業は、ウェハソート、パッケージング、最終テストを担う外部委託先での生産能力を必要とする。

技術的に魅力的なプラットフォームであっても、顧客が必要とする場所で生産能力を確保できなければ価値は低い。したがって、導入済みシステムと訓練を受けたエンジニアリングチームは相互に強化し合う。

Teradyneの互換性に関する主張は、まさにこの力学を直接狙っている。UltraPin5000-EMはUltraPin2200と連携し、UltraPort-PCIe6は更新された接続設計を通じて既存のUltraPortインターフェースをサポートする。

こうしたつながりは、既存のUltraFLEXplusユーザーにとって導入コストを下げ得る。ただし、V93000を使用する顧客が切り替えることを示すものではない。

Advantestも同じ防衛的な論理に従っている。Pin Scale 5000BはPin Scale 5000と互換性を持つ拡張製品であり、顧客は既存プログラムとハードウェア構成をスケールさせることができる。

この対称性こそ、単純な製品発表として読む場合に見落とされがちな最重要の事実だ。両社は、生の性能を追加することと同じくらい、顧客の作業成果を維持することが重要だと理解している。

Teradyneには、テスト工程全体にまたがるより幅広いストーリーがある。UltraFLEXplusは現在、ウェハとパッケージのテストを、Known Good Dieのスクリーニング、シリコンフォトニクス、高速プロトコルのカバレッジと結び付けている。

同社はシステムレベルテスト事業も展開している。システムレベルテストでは、実際の動作により近いワークロードと環境条件の下で、パッケージ済みデバイスを稼働させる。

しかし、幅広さが堀になるのは、顧客がそれを購入し統合した場合に限られる。ベンダーの製品マップは、製造プログラムが各コンポーネントを採用する前から完全に見えることがある。

このため、「AIデバイスのサプライチェーン全体」という表現は慎重に扱うべきだ。Teradyneは、自社の装置が最初のウェハプローブから最終ラック検証までをカバーするとしているが、発表では顧客名を明らかにしていない。

また、3つの新しい計測器について生産量データも示していない。同社は、認定スケジュール、導入台数、ワークロード別のコスト改善を開示していない。

Google Newsはこの発表を投資論争へと押し上げることはできるが、こうした運用上の疑問には答えられない。それを示せるのは、顧客による立ち上げと財務開示だけである。

切り替えコストが存在し、AIデバイスがテスト要件を厳しくするため、堀という見方には説得力がある。ただし、Advantestも同様に拡張可能なプラットフォームで同じ顧客を追っているため、まだ立証されてはいない。

数字は需要を裏付けるが、製品の勝利を示すには至らない

Teradyneの最近の財務実績は、AI関連需要が例外的に強いことを確認しているが、これらの新しいUltraFLEXplus計測器の寄与を切り分けてはいない。

Teradyneは第2四半期に、前年同期の6億5,200万ドルに対して13億2,900万ドルの売上高を報告した。半導体テスト事業は同四半期に11億2,200万ドルを計上した。

Teradyneに帰属するGAAP純利益は3億7,450万ドルに達した。希薄化後1株当たり利益は2.38ドルで、前年同期の0.49ドルから増加した。

同社は、この期間を2四半期連続の過去最高売上高と説明した。半導体テストの増収は主に、人工知能に関連するコンピュートおよびメモリー需要によるものだとした。

こうした四半期決算は、AIテストがすでに重要な事業の牽引役となっていることを示している。Teradyneは仮想的な市場に向けて製品を投入しているわけではない。

経営陣は第3四半期の売上高を12億ドルから13億ドルと見込んだ。CEOのGreg Smithも、短期的にはAI関連需要が継続すると指摘した。

それでも、新しい計測器は第2四半期終了後に登場した。投資家はこれらの決算を使って、UltraPin5000-EM、UltraPort-PCIe6、UltraVS64-HPの需要を測ることはできない。

この区別は、安易な分析上の誤りを防ぐ。堅調なAIテスト売上は市場機会を裏付けるが、特定の製品拡張が勝利したことを証明するものではない。

製品に関する主張もTeradyneによるものだ。同社は、あらゆる関連競合構成に対してベクターメモリーが80倍になることを示す独立比較を公表していない。

「最大」の数値は、基準と用途に依存する。量産結果も、デバイス設計、プログラム構造、インターフェースハードウェア、テストカバレッジによって異なり得る。

10倍のパターンロードに関する主張にも、同様の文脈が必要だ。ロードの高速化が最大の効果を生むのは、ロードがエンジニアリング時間または生産時間に占める割合が大きい場合である。

Persistence Modeは、一部のプログラムにおける反復的なデバッグを大幅に改善する可能性がある。別のプログラムでは、パターン適用、デバイスのハンドリング、または熱条件の安定化により多くの時間を費やす可能性がある。

UltraPort-PCIe6には、別の認定上の疑問もある。プロトコル計測器で先行することに価値があるのは、顧客が関連する製造段階でその機能を必要とする場合だけだ。

一部のチームは、より早い段階で構造的スキャンのカバレッジを優先し、完全な機能インターフェース検証を後工程のテストに残すかもしれない。他方、コストの高いパッケージを保護するため、ミッションモードの作業を早期工程に移すチームもあり得る。

信号完全性は、テスト経路全体にも左右される。計測器性能、インターフェースボード設計、ソケット、プローブハードウェア、キャリブレーション、デバイスレイアウトのすべてが結果を形作る。

UltraVS64-HPの電流容量は、明確な業界の方向性を見据えて設計されているように見える。AIアクセラレーターとマルチダイパッケージには、より厳しい電力供給と熱制御が引き続き求められている。

しかし、定格電流が高いだけでテストコストが自動的に下がるわけではない。メーカーは、精度、過渡応答、保護、並列テスト、設備稼働率のバランスを取る必要がある。

リスクは、Teradyneが無関係な機能を構築したことではない。顧客の採用がより緩やかに進むこと、あるいは顧客が複数のテストプラットフォームにワークロードを分散することにある。

半導体装置の需要も循環的に変動する。より先進的なデバイスを開発し続けていても、既存システムの稼働率が低い場合、顧客は能力増強の購入を延期する可能性がある。

Teradyneは提出書類で追加のリスクも指摘している。顧客集中、製品受け入れの遅延、関税、輸出規制、地政学的紛争、半導体需要の変動などである。

先進AIチップと製造装置は変化し続ける規制の対象であるため、輸出規制には特に注意が必要だ。規則は、サプライヤーが特定の顧客または地域に販売できる製品を変え得る。

製品ミックスも収益性に影響する可能性がある。売上成長は、各カテゴリーが同じ売上総利益率、開発コスト、サービス負担を持つことを保証しない。

同社は第2四半期のエンジニアリングおよび開発費を1億5,630万ドルに増やした。前年同期は1億1,840万ドルだった。

AIテストの拡大期に開発支出が増えることは理解できる。それでも投資家は、結果として生まれる製品が現在の能力増強サイクルを超えて持続的なリターンを生むかを確認する必要がある。

Advantestの競争上の対応も、安易な結論を抑制する。同社によれば、Pin Scale 5000Bはすでに立ち上がりつつあり、V93000プラットフォームはAIおよびハイパフォーマンスコンピューティングのアプリケーションをカバーしている。

したがってTeradyneに必要なのは、完全な仕様表だけではない。互換性と性能を継続的な量産受注へと転換する顧客認定が必要だ。

AIテストの堀が深まっているかを示す3つのシグナル

次に注目すべき証拠は、順に顧客採用、競争上の位置付け、財務面での転換から得られるはずだ。

最初のシグナルは、実名で示される量産導入である。Teradyneは3つの計測器を発表したが、それらを大量生産で使用する顧客を特定していない。

AIアクセラレーター設計企業、ファウンドリー、または外部委託テストプロバイダーとの認定が開示されれば、堀という見方は強まる。複数の製造拠点での導入であれば、証拠はさらに説得力を増す。

半導体プログラムは機密であるため、顧客開示が常に可能とは限らない。それでもTeradyneは、出荷の立ち上がり、導入済み能力、またはワークロード別の採用に関するコメントを通じて、有用な証拠を示すことができる。

経営陣が新規システムとアップグレードを区別するかに注目したい。新しいUltraFLEXplusシステムの購入は、顧客が既存セル内の計測器を更新するだけでなく、追加能力を必要としていることを示唆する。

アップグレードにも戦略的価値はある。プラットフォームの再利用性を実証し、競合から導入基盤を守ることができる。

しかし、新規システムはより広範な設備投資のコミットメントを示す。また、将来のプログラムに利用できる生産基盤を拡大し得る。

2つ目のシグナルはAdvantestの対応だ。同社の次の製品発表と財務コメントは、V93000がAIコンピュート分野での地位を維持または拡大しているかを示すはずである。

Pin Scale 5000BはUltraPin5000-EMとの最も近い比較対象となる。両者は、深いテストパターン、マルチコアの可視性、既存顧客プログラムのスケーラブルな利用を狙っている。

より広範な比較には、高速入出力と電力リソースも必要となる。顧客が代替案よりも統合された組み合わせを好むなら、Teradyneの3計測器パッケージはより強く見える。

逆に、V93000の大幅な立ち上がりは、Teradyneが市場を再定義しているという主張を弱める。それは、AIテストが両サプライヤーに持続的な地位がある競争市場であり続けることを示すだろう。

3つ目のシグナルは、Teradyneの今後の報告における財務面での転換である。半導体テストの売上高は、経営陣がより幅広い顧客・アプリケーションの参加を示す中でも、引き続き堅調であるべきだ。

売上高とともに、売上総利益率と開発支出も重要になる。防御可能な製品ポジションは、最終的には継続的な投資を正当化するリターンを生むはずである。

受注残の質も重要だ。複数の顧客とデバイスカテゴリーに結び付いた受注は、異例に大きい単一プログラムよりも強い証拠を提供する。

投資家は、コンピュートテストのシェア、UltraFLEXplusの導入、システムと計測器の構成比に関するコメントに耳を傾けるべきだ。また、先進パッケージにおけるKnown Good Dieの採用も注視すべきである。

ウェハソート、個片化後のダイスクリーニング、最終テスト、システムレベルテストにまたがる利用は、Teradyneのサプライチェーン論を裏付ける。採用が断片的なら、その主張の説得力は弱まる。

9月の発表は、すでに一つの問いに答えている。Teradyneは、UltraFLEXplusをデジタル、インターフェース、電力の制約にまたがって拡張することで、AIテストプログラムを守ろうとしている。

しかし、顧客がワークフローのより多くをこのプラットフォーム中心に標準化するかどうかには答えていない。また、それらのワークフローがAdvantestを置き換えるのではなく、同社と共存することになるのかも示していない。

これはGoogle Newsの見出しを正しく読み解いたものだ。Teradyneは、導入済みプラットフォームを維持できるツールを強化しているのであって、競争上の勝利が完了したと宣言しているわけではない。

チップ設計者や製造チームにとって実務上の焦点は、各テスターが認定作業、テスト時間、パッケージングのリスクをどこまで低減できるかにある。投資家にとっては、その裏付けは採用状況と収益に表れなければならない。

今後の顧客の立ち上がり、Advantestのリリース、そしてTeradyneのSemiconductor Testに関する開示を追うべきだ。この3つすべてがTeradyneに有利に動けば、今回の製品拡張はより深い競争優位性として映るだろう。

結果が割れたままであれば、より正確な結論は限定的になる。UltraFLEXplusはAIシリコンに対応し続けている一方で、業界で最も重要なテストプラットフォームを巡る競争は、依然として決着していない。