AMD EPYC VeniceのベンチマークがNvidiaに挑戦、ただし注記が重要
AMDは、256コアのサーバーCPUであるAMD EPYC Veniceが、Nvidia Veraの整数演算スループットを2倍以上上回るとする詳細なベンチマークを公開した。
同社はまた、96コアの高周波数版Veniceプロセッサが、Nvidiaの88コアCPUをコア当たり性能で約20%上回るとしている。これらの主張は、AMDが2026年7月に第6世代EPYCファミリーを発表した際に示した競争力をさらに具体化するものだ。
この見出しを飾る数値は、エージェント型AIを軸にデータセンターCPUを再定義しようとするNvidiaに対し、AMDが強力な反論を提示したことを示している。ただしAMDは、該当するSPEC CPU 2026の数値を、独立して公開された結果ではなく社内推定値としている。
この違いが本質を左右する。AMDは総スループット、コア当たり速度、メモリー帯域幅、AIインフラ設計の各面でNvidiaに挑戦している。一方のNvidiaは、コア数や総合ベンチマークスコアよりも、完了したAIセッションが重要だと主張する。
AMDの新たなベンチマーク数値が実際に主張していること
AMDの新たな開示により、広範な性能上の約束は、複数の具体的かつ検証可能な主張へと置き換わった。
中心となる比較には、SPECrate 2026 Integer Baseが使われている。このベンチマークは、システム全体で整数ワークロードの複数コピーを実行し、スループットを測定するものだ。
AMDは、デュアルソケットEPYC 9996システムのスコアを2,070と推定している。このプロセッサはソケット当たり256個のZen 6cコアを備え、テスト対象サーバーは合計512個の物理コアを搭載する。
デュアルソケットのNvidia Veraシステムについて、AMDは推定スコア925を示している。各Veraプロセッサには88個のカスタムArmコアが搭載され、サーバー構成では176コアとなる。
この数値に基づけば、EPYC 9996の推定整数演算スループットはVeraの約2.24倍となる。AMDはこの結果を、およそ2.2倍高い性能と説明している。
この比較はAMDの最高密度設計に有利だが、コア同士を同数で比較したものではない。デュアルソケットEPYC 9996マシンは、Veraシステムのほぼ3倍の物理コアを搭載する。
そのためAMDは、96コアの高周波数Veniceプロセッサを用いた別の比較も公開した。同社の推定では、このデュアルソケットシステムのスコアは1,210で、Veraの925に対するものだ。
結果として、コア当たりの数値はVeniceが6.3、Veraが5.3となる。AMDはこれを、Veraのコア当たり性能のおよそ1.2倍と位置付けている。
AMDの開示によると、この比較では両プロセッサでGCC 15.2が使用された。この点は重要で、コンパイラのバージョンや最適化設定はCPUベンチマーク結果に大きく影響し得る。
最新の数値は、AMDの世代交代に関する主張も明確にしている。256コアのEPYC 9996は、同じスループット比較において192コアのEPYC 9965より約78%高いスコアを記録したとされる。
この向上は、アーキテクチャだけによるものではない。VeniceはZen 5からZen 6への移行とともに、コア密度、メモリー能力、プラットフォーム電力も引き上げている。
AMDのサーバーCPU概要では、すべてのSPEC CPU 2026数値を予備的なエンジニアリング予測としている。同社は、これらの推定値が変更される可能性があるとしている。
推定値と提出済みの結果の違いは極めて重要だ。SPECは推定性能指標を認めているが、ベンダーにはそれを推定値として明確に表示するよう求めている。
現在、AMDとNvidiaの比較を決着させる独立審査済みのSPEC提出結果はない。新たな数値はAMDの従来の主張より詳細だが、依然としてベンダーによる予測である。
このため、これらのAMD EPYC Veniceベンチマークは競争上の意図を示すものとしては価値がある。しかし、出荷済みシステムに関する最終判断を意味するものではない。
AMD EPYC VeniceベンチマークがNvidiaを守勢に置く理由
AMDは、NvidiaがAIサーバーのアクセラレータ層とホストプロセッサ層の両方を支配すべきだという考え方に挑んでいる。
Nvidiaは、GPU、ネットワーキング、そして統合度を高めるソフトウェアスタックを中心にデータセンターでの地位を築いてきた。Veraはその戦略を汎用CPU市場へと拡張するものだ。
この88コアArmプロセッサは、NvidiaのRubin世代アクセラレータと組み合わせるよう設計されている。また、メモリー動作、データ移動、システムレベル最適化についてNvidiaの制御を強める。
AMDの商業的な利害は異なる。同社は、クラウドプロバイダーと企業がホストCPUを引き続き独立した購買判断として扱うことを望んでいる。
説得力のあるVeniceの優位性は、その選択肢を維持する助けになる。またAMDは、複数ベンダーのアクセラレータを中心に構築されたサーバーへEPYCプロセッサを販売できる。
これが、AMDがモデルの学習や推論以外のワークロードを強調する理由だ。AIシステムは、リクエストのルーティング、文書検索、データベース照会、コード実行、API呼び出し、ストレージ管理も行う。
これらの段階は多くの場合CPU上で実行される。GPUがモデルの主要な推論処理を担っていても、全体の応答時間を左右し得る。
AMDは、エージェント型AIを需要が急速に変化するシステムワークロードとして説明している。同社のテストは、Webサービング、検索、データベース、ツール実行、応答処理を対象としている。
同社の256コア戦略は、こうしたサービス全体での並列処理を狙うものだ。コア数が多ければ、すべてのサービスを別々のマシンへ分離せずに、追加のリクエスト、隔離されたランタイム環境、データベーストランザクション、同時ツール呼び出しを支えられる。
高周波数の96コア設計は別の懸念に対応する。数百コアに効率よく分散できないタスクで、コア当たり速度を維持しようとするものだ。
そのためAMDの製品群は、2つの面でNvidiaに挑戦している。EPYC 9996はスループットを重視し、高周波数モデルはレイテンシーに敏感な実行を対象とする。
プラットフォーム仕様もこの訴求を強める。AMDのZen 6プラットフォーム詳細によると、EPYC 9006はソケット当たり最大256コア、512スレッドをサポートする。
また、16チャネルのDDR5メモリー、毎秒12,800メガトランスファー対応のMRDIMM、PCIe 6接続をサポートする。AMDは、ソケット当たり最大毎秒1.6テラバイトのメモリー帯域幅を主張している。
Veraは、SOCAMM2モジュールを通じて8チャネルのLPDDR5Xメモリーを使用する。Nvidiaは帯域幅をおよそ毎秒1.2テラバイトとしている。
メモリー容量、レイテンシー、電力、帯域幅は、単一の仕様に還元できるものではない。それでもAMDの帯域幅に関する主張は、従来型サーバーCPUがこの分野をNvidiaに譲らなければならないという議論を弱める。
AMDには、親しみやすさに根差した導入上の利点もある。EPYCは、企業およびクラウドインフラで既に一般的なx86ソフトウェア環境を使用する。
Veraは、ソフトウェア検証、監視、仮想化、調達プロセスがx86を中心としている可能性のある環境にArmプラットフォームを導入する。Armの採用は相当進んでいるが、移行コストはワークロードごとに異なる。
Nvidiaは、高度に統合されたラックシステムによってこの摩擦を相殺できる。完全なNvidia AIプラットフォームを購入する顧客は、CPUの交換可能性よりも統一されたハードウェアとソフトウェアを重視する可能性がある。
AMDは、多くの購入者がその統合に抵抗すると見込んでいる。EPYC Veniceの性能に関するストーリーは、CPU層をオープンに保つ技術的理由を顧客に提示する。
コア密度とNvidiaのクリティカルパス論
主要な対立は単なるAMD対Nvidiaではない。どのCPUの挙動が実用的なAIインフラ性能を決定するのかという問題だ。
AMDは、エージェント型システムにおける決定的要件として同時実行性を提示している。1件のユーザーリクエストから、検索操作、データベース参照、ポリシーチェック、コード実行、独立したサブエージェントが生じる可能性がある。
こうした操作は、並列作業の急増を生み出す。高コア数CPUは、すべてのサービスを別マシンに強制的に分離せずに、より多くの作業を吸収できる。
Nvidiaは、こうした急増の間にある逐次的な依存関係に焦点を当てる。必要なツール呼び出しやサブタスクが返ってくるまで、エージェントは次のステップへ進めない。
この待機の連鎖がクリティカルパス、すなわち総完了時間を支配する一連の処理だ。システムに余剰の並列処理能力があっても、個々のスレッドが高速であればこれを短縮できる。
Nvidia自身のVera性能に関する主張では、選定したエージェント指向の4テストで、このプロセッサがVeniceの1.5倍のコア当たり性能を提供するとしている。
これらのテストには、コンパイラ、静的解析、Python、メモリー感度の高いワークロードが含まれる。NvidiaはVeraを、96コアの高周波数Veniceモデルではなく、AMDの高密度256コアEPYC 9996と比較している。
AMDは異なる比較を選んでいる。同社の最も強いコア当たり性能の主張は、高周波数96コアVenice構成とVeraを、完全なSPECrate Integerスイートで比較するものだ。
両社は、自社のアーキテクチャ上のメッセージを支えるワークロードと競合プロセッサを選んでいる。NvidiaはAMDの高密度フラッグシップを対象にし、AMDは周波数最適化モデルで応じている。
これは、いずれかの分析を自動的に無効にするものではない。サーバープロセッサは異なる動作条件向けに設計されており、顧客は1つの製品ファミリー内の複数モデルを比較することが多い。
ただし、こうした選定により、1つのCPUが普遍的に優れたコア当たり性能を持つと単純に宣言することはできない。答えはVeniceのモデルとワークロードセットによって変わる。
総スループットにも同様の複雑さがある。EPYC 9996がAMDの推定で勝る理由の一部は、各ソケットに256コアを搭載していることだ。
その密度は、ソフトウェアがコアを稼働させ続けられる場合には実際の価値を持つ。アプリケーションが少数の高速スレッドに依存する場合、その重要性は低下する。
データベースフリート、Webサービングクラスター、サンドボックスサービスは、多くの場合、幅広い並列性を活用できる。直列的なオーケストレーション段階では、スレッド当たりのレイテンシーへの反応がより強い可能性がある。
多くの本番システムには両方のパターンが存在する。リクエストは同時に到着するが、各リクエストには順番に実行しなければならないステップも含まれる。
この混在した挙動により、1つのピークスコアよりもフリート経済性が重要になる。購入者は、完了ジョブ数、テールレイテンシー、メモリー使用量、ソフトウェアライセンス、ラック電力、利用率を考慮しなければならない。
AMDのEPYC Venice性能に関する主張は、ワークロードが多数のコアにまたがってスケールする場合に最も強い。逐次レイテンシーがユーザー体験を支配する場合、Nvidiaの主張は強まる。
両社とも、同等の出荷システム上で代表的なエージェントセッションを対象にした中立的なエンドツーエンドテストを、まだ提示していない。それが実現するまでは、アーキテクチャ固有のベンチマークは普遍的な優位性ではなく方向性を示すものとなる。
競争は個別ノードを越えて続いている。AMDは、固定電力予算の下でVeniceがより高いラックレベル性能を実現できると推定している。
同社の以前の手法では、100キロワットのラックをモデル化し、ノード電力の上昇を考慮してVeniceノード数を減らした。それでも同社は、より高い総スループットを算出した。
この分析は、性能予測とモデル化されたシステム電力に依存する。実際のラックには、冷却、ネットワーキング、ストレージ、アクセラレータ、電力変換、利用率の影響が含まれる。
したがって最も有用な問いは、正規化された棒グラフでどちらのベンダーが勝つかではない。購入者のレイテンシー、電力、ソフトウェア上の制約の中で、どのシステムが必要な作業を完了できるかだ。
ベンチマークの注記が変えるもの
AMDとNvidia Veraの比較は、複数の結果が推定値、ベンダー試験、同一ではない構成を組み合わせているため、依然として暫定的なものだ。
SPEC CPUは管理されたワークロードスイートを提供するが、有効な解釈にはなお構成の詳細が必要となる。プロセッサ数、コンパイラ、メモリー、スレッディング、ファームウェア、最適化フラグはいずれもスコアに影響し得る。
SPECの報告ルールでは、推定性能結果の掲載が認められています。ただし、その推定であることを一般的な免責事項に埋もれさせず、明確に表示することが求められます。
AMDは詳細な脚注でこの原則に従っています。同社が示す2,070、1,210、925という数値はいずれも推定値です。
提出済みの結果が存在しないため、読者は現時点では各設定について標準的なSPEC結果ページを確認できません。これは独立した再現検証を制約します。
AMDのホワイトペーパーには、異なるコンパイラのリリースを用いた比較も含まれています。一部のVeniceシステムではAMDのAOCC 5.1コンパイラが使われる一方、特定の競合システムではGCC 13またはIntel OneAPIが使用されています。
コンパイラの選択は、実際のプラットフォーム性能の一部です。ベンダーは自社プロセッサ向けにソフトウェアを最適化することが多く、顧客もそうした最適化済みツールチェーンを導入する場合があります。
ただし、コンパイラが混在すると、アーキテクチャに関する結論はより直接的ではなくなります。スコアには、プロセッサ、コンパイラの成熟度、フラグ、ライブラリ、あるいはそれら4要素すべての相互作用が反映される可能性があります。
メモリ構成も異なります。AMDの新しいシステムでは高速なMRDIMMを16チャネル利用できますが、比較対象のVeraシステムは8チャネルのSOCAMM2を使用しています。
これらは偶発的な差異ではなく、プラットフォーム上の選択です。ただし、ベンチマークが評価しているのは分離されたCPUコアではなく、完全なシステム構成であることを意味します。
AMDが開示したRedisテストでは、EPYC 9996はデフォルトで600ワットのCPU電力仕様で動作しています。これは多くの従来型サーバープロセッサに関連付けられる電力水準を上回ります。
高い消費電力が性能結果の意義を失わせるわけではありません。データセンター運営者は、ラック当たりのスループット向上によって集約効果が得られる場合、より高いソケット電力を日常的に受け入れています。
ただし、より広い観点での計算が必要です。冷却密度、電力設備、アイドル時の挙動、アクセラレータ電力は、導入後も集約のメリットが維持されるかを左右します。
AMDのエージェント型ワークロードテストには、別の制約もあります。同社はNGINX、FAISS、データベースワークロード、再生されたマルチペルソナ・エージェントなど、よく知られたコンポーネントを使用しています。
一部のテストでは、TPC-HまたはTPC-Cから派生したワークロードを用いています。AMDは、こうした派生結果は、それらのベンチマーク群で公式に公開されたスコアとは比較できないと注記しています。
この手法でも、AMD自身が管理するシステム間で有用な挙動を明らかにすることはできます。ただし、標準化された業界ランキングとして提示すべきではありません。
AWS Graviton5との比較には、クラウド固有の変数も加わります。AMDは、同等のローカル参照システムではなく、一般公開されているベアメタルインスタンスを通じてGraviton5をテストしました。
クラウドのファームウェア、ストレージ、ネットワーク、プラットフォームサービスは結果に影響を与える可能性があります。AMDは、これらの要因が比較に影響し得ることを開示しています。
独立系の報道でも、こうした留保が指摘されています。元のベンチマーク分析では、AMDがデータソースを混在させ、ときに異なる世代のGCCを使用していると述べられています。
最も安全な解釈は限定的です。AMDは、明示したワークロードと前提条件の下で、特定のVenice構成が比較対象システムを上回ると推定しています。
これは裏付けのないマーケティングスローガンより意義があります。一方で、一般提供されるハードウェアで独立して再現されたテストほど決定的ではありません。
CPUチャートを超えてAIデータセンターが注目する理由
Veniceの戦略的価値は、個別ベンチマークをすべて制するかではなく、その高密度化が実際のインフラ経済性を改善するかにかかっています。
AIクラスタでは、アクセラレータに最も大きな注目と資本が向けられます。しかしCPUも、アクセラレータの生産性を維持する周辺作業を調整し続けています。
検索拡張型アプリケーションでは、推論が始まる前に、文書を見つけ、権限をフィルタリングし、データを変換し、コンテキストを組み立てる必要があります。こうした処理は、メモリ、ストレージ、ネットワーク、汎用コンピュートに負荷をかけます。
エージェントは、一時的なコード実行環境やブラウザセッションを作成することもあります。各分離タスクは、モデルが結果を待つ間、CPU時間とメモリを消費します。
高いコア密度により、こうした支援サービスを集約できます。ワークロードが効率よくスケールすれば、より少ないサーバーで同じ総合能力を提供できる可能性があります。
集約は、ラックスペース、ネットワークポート、OSインスタンス、管理オーバーヘッドを削減できます。一方で、障害を集中させ、冷却要件を高める可能性もあります。
ハードウェア密度がどれほど有用な容量へ変わるかは、ソフトウェア層が決定します。スケジューラは処理を効果的に配置する必要があり、アプリケーションはロック、メモリボトルネック、過負荷状態の共有サービスを回避しなければなりません。
より多くのコアが同時にデータを要求するほど、メモリ帯域幅は重要になります。AMDの16チャネル設計は、停止時間を比例的に増やさず、はるかに多くのコアへデータを供給することを狙っています。
キャッシュ容量も、高密度化の主張を支えます。EPYC 9996には、チップレットアーキテクチャ全体に分散された1ギガバイトのL3キャッシュが搭載されています。
大容量の総キャッシュは、適したワークロードにおけるメモリトラフィックを削減できます。ただし、すべてのコアやデータ配置において低アクセスレイテンシを保証するものではありません。
Nvidiaのモノリシック設計は、一貫したアクセス特性と高負荷時の強力なコア当たり性能を重視しています。同社は、このバランスがエージェントワークフロー全体の変動性を抑えると主張しています。
こうした競合する設計思想は、実務上の調達選択を生みます。クラウドプロバイダーはテナント密度の最大化を優先できる一方、企業は予測可能なアプリケーションレイテンシを重視するかもしれません。
ソフトウェアライセンスによっても、計算は変わります。コア単位でライセンスされる製品では、総スループットが高くても256コア構成が不利になる可能性があります。
一方、サーバー、ユーザー、消費量に基づいてライセンスされるアプリケーションもあります。こうしたモデルでは、集約が有利になる場合があります。
互換性も重要です。Veniceは従来のEPYCシステムで使われてきたx86環境を拡張しますが、新しいソケット、メモリ設計、電力プロファイルには依然として認定済みプラットフォームが必要です。
Nvidiaは、完全なRubinシステムを購入する顧客にとって、導入を簡素化できる可能性があります。CPU、アクセラレータ、ネットワーク、ソフトウェアが、統合された1つのロードマップの構成要素として提供されます。
この利点には集中リスクが伴います。購入者は、1社のベンダーの価格、供給可能性、リリーススケジュール、ソフトウェア方針への依存を強めることになります。
AMDは、CPUの選択肢と標準ベースのインフラを中心とする代替案を提供しています。同社の製造面での進展は、その戦略を支えています。
AMDによると、Veniceは2026年5月にTSMCの2ナノメートルプロセスで量産立ち上げ段階に入りました。同社は、同プロセスでその段階に達した初の高性能コンピューティング製品だと述べています。
量産立ち上げは、広範な提供開始と同義ではありません。OEM認定、ファームウェアの成熟度、メモリ検証、出荷量によって、企業がシステムを導入できる時期が決まります。
AMDは、主要OEMプラットフォームが予定どおり投入され、大手クラウドプロバイダーが2026年後半に導入を開始する見通しだとしています。こうした導入は、エンジニアリング上の予測より意味のある証拠を提供するでしょう。
AMD対Nvidia Veraの競争を左右する3つのシグナル
独立した結果、生産供給の可用性、実際のエージェント処理スループットが、AMDのベンチマーク上の優位性がホワイトペーパーの外でも維持されるかを決めます。
第1のシグナルは、完全なSPEC CPU 2026結果セットの公開です。比較可能な提出結果では、コンパイラ、フラグ、メモリ、ファームウェア、電力設定、システムトポロジーを開示すべきです。
検証済みの2.2倍のスループット優位性は、AMDの高密度化の主張を補強するでしょう。差がより小さければ、暫定的な推定がVeniceの優位性を過大に示していたことになります。
コア当たりの提出結果も同じくらい重要です。最も有益な比較には、EPYC 9996、96コアの高周波数モデル、そしてVeraを、整合したソフトウェア条件で含めるべきです。
第2のシグナルは、意味のある規模でのシステム供給です。AMDは生産を開始しましたが、顧客には認定済みサーバー、安定したファームウェア、サポートされるメモリ、安定した供給が必要です。
クラウドインスタンスにより、大規模なハードウェア購入なしでVeniceをテストしやすくなります。その提供開始時期と利用可能な構成は、どのモデルが最初に顧客へ届くかを明らかにするでしょう。
NvidiaもVeraで同じ検証に直面します。顧客がシステムを入手し、持続的な挙動を測定できるようになるまで、製品の主張が持つ運用上の重みは限定的です。
幅広い提供開始は、仕様を信頼できる容量へ最初に変換するベンダーを有利にします。遅延が生じれば、競合各社にはハードウェア、コンパイラ、価格を改善する時間がさらに与えられます。
第3のシグナルは、固定された制約下で完了したエージェント作業です。テストでは、成功したユーザーセッション、テールレイテンシ、スループット、消費電力、アクセラレータ利用率をまとめて測定すべきです。
その結果には、狭いクリティカルパスと幅広い並列ツールの急増の両方を含める必要があります。そうでなければ、テストは一方のベンダーが好むアーキテクチャ上の物語を繰り返すだけになります。
検索、データベース、API、コードサンドボックス、モデル推論が同時に動作する際のシステム挙動に注目してください。この組み合わせは、単一のCPUスイートよりも、本番のエージェントサービスをよく表します。
インフラチームにとって、次に取るべき手順は、どちらかの企業が正規化したチャートを受け入れることではありません。まず、ワークロード、レイテンシ目標、ソフトウェアスタック、ラック制限、ライセンスモデルを定義してください。
その後、同一のデータとサービスレベル目標で出荷済みシステムを比較します。AMD EPYC Veniceのベンチマークは、購入者がその評価にAMDを真剣に含める理由を与えています。
同時に、Nvidiaには明確な目標を示しています。コア数が少なくても、Veraが完了したAIセッションでVeniceを上回れるなら、Nvidiaのクリティカルパスに関する主張は信頼性を増します。
Veniceが予測されたスループットをより低いインフラコストと優れたレイテンシへ転換できれば、AMDが挑戦したのは単一のCPUではありません。AIサーバープラットフォーム全体を自社で担おうとするNvidiaの計画に挑戦したことになります。
