AMDのテストでVeniceがVeraを上回り、AMD対NvidiaのCPU競争が逆転
AMDは、新たなZen 6 Veniceの結果によって、AMD対NvidiaのCPU競争を覆した。AMDはVeniceがNvidia Veraをコア当たり性能で20%上回ると主張している。この比較は、NvidiaがVeraとして初のSPEC CPU 2026の数値を公開した数日後に示された。このタイミングにより、AMDは同じベンチマークスイートとコンパイラを用いて競合に応じることができた。
AMDのコンピュートおよびエンタープライズソリューション担当コーポレートバイスプレジデント、Ravi Kuppuswamy氏は、Nvidiaが数値を開示した際に「非常にうれしかった」と語った。AMDは、差はもっと小さいと見込んでいたという。テストで20%の優位性が示される前、同社のエンジニアは少なくとも10%の優位を予想していたと同氏は述べた。
この結果は、VeraをめぐるNvidiaの主張に異を唱えるものだが、競争に決着をつけるものではない。AMDとNvidiaは、重なり合うものの同一ではない用途に向けて最適化している。両社のベンチマーク開示も、性能を異なる観点から示している。購入者は勝者を選ぶ前に、生のスループット、コア当たり速度、消費電力、実際のエージェントワークロード性能を切り分ける必要がある。
AMDは2種類のVenice比較でVeraに応じた
AMDは、Veniceが総整数スループットとコア当たりスループットの両方でVeraを上回るとしているが、これらの主張は異なる2つのVenice構成に基づく。
Nvidiaは2026年7月21日、Veraに関する社内SPEC CPU 2026結果を公開した。AMDはAdvancing AIイベントで独自のZen 6結果を示して応じた。この迅速な応酬により、製品発表は直接的なサーバーCPU競争へと変わった。
SPEC CPU 2026は、計算負荷の高いアプリケーションで構成されるプロセッサベンチマークスイートだ。ここで用いられたSPECrate整数テストは、フルロードされたシステムが一定時間内に完了する整数演算の量を測定する。各ハードウェアスレッドがワークロードのコピーを実行するため、コア数の多いシステムは通常、スループット面で優位になる。
AMDはGNU 15.2コンパイラを使用し、Nvidiaのソフトウェア構成に合わせたとしている。Kuppuswamy氏はこれを「同条件の比較」と表現した。コンパイラの最適化はSPEC結果を大きく変え得るため、コンパイラを揃えることで大きな変動要因の一つを取り除ける。
ハードウェア比較には、より慎重な検討が必要だ。総スループットについて、AMDは256コアのEPYC 9996をNvidiaの88コアVeraと比較した。いずれもデュアルソケット構成で動作した。AMDによると、高密度Zen 6cシステムはVeraの2.2倍のSPECrate整数スループットを達成した。
これは目を引く結果だが、その大部分はコア数で説明できる。EPYC 9996はソケット当たりでVeraのほぼ3倍のコアを備える。公称600ワットの熱設計電力も、Veraで報じられている450ワットを上回る。
AMDの2つ目の比較は、コア当たり性能に焦点を当てているため、より重みがある。同社は96コアの高周波数Venice構成を使い、総SPECrateスコアをコア数で割った。AMDは、この計算によりVeniceがVeraを20%上回ったとしている。
この結果を受け、Kuppuswamy氏は異例なほど率直な反応を示した。同氏は記者団に対し、AMDは10%程度の優位しか見込んでおらず、Veniceのチューニングも完全には終えていなかったと語った。この幹部の驚きが、発表に最も鮮明な対立の印象を与えた。
報告された数値は、SPECの規則上は推定値にとどまる。両社の開示によれば、AMDとNvidiaは実際にテストを実行しているが、いずれの比較も公式提出結果には該当しない。参照用ハードウェア、未完成製品、未提出の実行結果は慎重に扱う必要がある。
この区別は重要だ。公式SPEC結果には詳細な構成情報が含まれ、同組織の報告プロセスを通過する。AMDの数値は現時点で、同社の実行結果とNvidiaが開示した結果から導かれたベンダーの主張を示すものだ。これは証拠ではあるが、最終的な独立評価ではない。
それでも、この開示は議論を変えた。Nvidiaは、独自のOlympusコアを既存のx86設計を大きく超える進歩として位置づけていた。AMDは現在、高周波数のZen 6製品が、x86プラットフォームを維持したまま、Nvidia自身が選んだベンチマークで勝てると主張している。
AMD対Nvidiaの競争がCPUを中心に展開する理由
エージェントシステムでは遅延に敏感な処理がホストCPUにますます置かれるため、戦いはもはやGPUだけのものではない。
現代のAIインフラは、アクセラレータと汎用プロセッサに処理を分配する。GPUはモデル計算を担い、CPUはコード実行、ツール呼び出し、データ処理、検索、データベース、システム協調を管理する。こうしたCPUタスクは、エージェントループ全体を遅らせる可能性がある。
エージェントループとは、アクションを生成し、実行し、結果を収集し、次の手を決めるという反復プロセスだ。多くのステップは逐次的に進む。システムがPythonコード、コンパイラ、データベースクエリ、外部ツールを待つ場合、より高速なGPUでもすべての遅延を隠すことはできない。
Nvidiaは、このボトルネックを念頭にVeraを設計した。同社のVera CPU designは、88個の独自Olympusコアと、毎秒最大1.2テラバイトのメモリ帯域幅を備える。Nvidiaによると、このプロセッサは高負荷のソケット環境で持続的なコア当たり速度を優先している。
Olympusは、Nvidia初の完全自社設計データセンターCPUコアだ。Arm v9.2命令セットを実装し、10ワイドの命令フロントエンドを搭載する。ニューラル分岐予測器は、不規則で分岐の多いプログラムでも処理を滞らせないようにする。
このアーキテクチャは、エージェントインフラには豊富なメモリ帯域幅とともに、より少数で高速なコアが必要だというNvidiaの主張を支えている。Nvidiaによれば、各Veraコアには毎秒最大14ギガバイトの帯域幅が割り当てられる。このプロセッサは、同社のプラットフォーム技術を通じてNvidiaアクセラレータにも直接接続する。
AMDの対応は異なる種類の圧力をかける。Veniceは単一の固定CPU設計ではなく、幅広い製品群として提供される。AMDは、関連するZen 6製品により、高密度スループット、高周波数性能、従来型のエンタープライズ導入、特化型AIホストシステムを追求できる。
フラッグシップのEPYC 9996は、256個のZen 6cコアと512スレッドに達する。AMDによると、マルチプレックス型サーバーメモリモジュールであるMRDIMM使用時には、毎秒最大1.6テラバイトのメモリ帯域幅を実現する。また、シングルソケットシステムで128本のPCIe 6レーンをサポートする。
標準的なZen 6 Veniceプロセッサは最大128コアまで拡張し、高周波数モデルは最大96コアとなる。この区分により、AMDは各ワークロードに有利な構成を選択できる。高密度コアは総スループットを狙い、より少数で高速なコアはVeraのコア当たり性能に挑む。
これはクラウド事業者にとって重要だ。CPU購入は孤立した意思決定ではない。ソフトウェア互換性、メモリ容量、仮想化、電力供給、ラック密度、アクセラレータ接続性のすべてが導入に影響する。ベンチマークでの優位性は、勝った構成が購入者の実際のシステムに適合する場合にのみ意味を持つ。
AMDはx86の継続性からも恩恵を受ける。多くのエンタープライズアプリケーションは、アーキテクチャ移行なしにすでにEPYC上で動作している。Veraは既存のArmソフトウェアをサポートするが、移行にはバイナリ、ライブラリ、監視ツール、運用プロセスの検証が依然として必要になる場合がある。
Nvidiaには別の強みがある。CPU、GPU、インターコネクト、ネットワーキング、ソフトウェアを一つのシステムとして設計できる点だ。Veraは、従来型サーバーのEPYCソケットを単に置き換えようとしているのではない。Nvidia中心のAIファクトリーの出力を高めることを狙っている。
結果として生じるAMD対Nvidiaの競争は、両社に圧力をかける。Nvidiaは、特化型CPUが測定可能なシステムレベルの向上を生むことを示さなければならない。AMDは、柔軟なx86ポートフォリオがより広範なワークロードを支えながら特化型性能に匹敵できることを証明する必要がある。
VeniceのスループットがNvidiaに、より絞り込まれた設計の説明を迫る
AMDの高密度コアにおける優位性は、拡大するAIワークロードに対し、なぜ88コアプロセッサが適切な比較単位なのかをNvidiaに説明させる。
AMDによる2.2倍のスループットという主張は、最も理解しやすく、同時に最も誤用されやすい数値だ。並列スループットを評価するベンチマークでは、256コアのEPYC 9996が88コアのVeraを上回るのは当然といえる。そうでなければ、Veniceには深刻な懸念が生じていただろう。
だからといって、この比較が無意味になるわけではない。NvidiaがVeraを固定の88コア設計として提供する一方、AMDは複数のコア数・周波数プロファイルを持つプロセッサを販売している。実際に購入可能な製品を選ぶ買い手は、サーバー台数、ソフトウェアライセンス、ラック容量に影響する差異を単純に正規化して無視することはできない。
高密度Veniceサーバーは、多数の独立タスクを集約できる。これには、ビルドジョブ、データベース操作、Webサービス、分析、サンドボックス化されたエージェント実行などが含まれる。集約度が高まれば、一定量のCPU処理に必要なノード数を減らせる可能性がある。
AMDは、ラックレベルでより大きな優位性も訴えてきた。6月には、256コアVeniceシステムが、モデル化した100キロワットのラック電力予算内でVeraの3.3倍の性能を提供できると主張した。このラック比較は、推定値とスケーリング前提に大きく依存していた。
6月のモデルでは、生産版Veraシステムは使用されていない。AMDはGraceの測定値と初期テストに基づく1.63倍のスケーリング係数からVeraを推定した。また、前世代EPYCと社内結果からVenice性能を推定した。
新しいSPEC CPU 2026比較は、NvidiaがVeraスコアを公開したため、より参考になる。AMDは競合システムのあらゆる要素を外挿するのではなく、開示済みの構成を使用できた。それでも、このテストは出荷製品同士を中立的なラボで比較したものではない。
Nvidia自身が公開したSPEC結果にも文脈が必要だ。同社のデュアルソケットVeraシステムは、推定SPECrate 2026整数ベーススコア925に達した。比較対象のデュアルソケットEPYC 9755は898で、Veraはハードウェアスレッド数が少ないにもかかわらず、およそ3%上回った。
Nvidiaはプレゼンテーションで、正規化されたコア当たり性能を強調した。この枠組みでは、総合スコアよりも差が大きく見える。結果をコア当たりで報告することはVeraのアーキテクチャ上のメッセージを支えるが、SPECrate合計の標準的な提示方法ではない。
AMDはその後、Nvidiaに対して似た正規化戦略を用いた。システムスループットをコア数で割り、Veniceが20%優位だと主張した。この計算は、EPYC 9996の圧倒的なコア数優位から視線を移し、より高速な96コア構成に焦点を当てる。
したがって両社は、自社設計を最も有利に見せる視点を選んでいる。AMDは、スループット比較でもコア当たり比較でも勝てる幅広いポートフォリオを強調する。Nvidiaは、高負荷ソケット環境における逐次的なエージェントタスクの持続性能を強調する。
実務上の問いは、ワークロードがより多くのコアにまたがって拡張できるかどうかだ。数千の独立したサンドボックスを実行するファームは、高密度スループットの恩恵を受けられる。逐次的なツール実行を一つ待つ個別のエージェントは、単一スレッドでより速く完了することから大きな利益を得る。
多くの本番システムには、その両方が必要となる。多数のエージェントを同時に実行する一方で、各エージェントにはコア間へ自由に分散できない直列ステップが含まれる。より優れたCPUとは、エージェントごとの応答性と総処理完了量を両立できるCPUだ。
Nvidiaは、こうした同時実行ジョブがラックを埋める場合、コア密度を軽視できない。AMDも、長いテールレイテンシがトレーニングや推論ループを遅らせる場合、密度だけに頼ることはできない。この競争は現在、両社に対し、一つの好ましい指標ではなくワークロード全体をカバーする結果の公開を促している。
コア当たり20%という主張こそが真の逆転
AMDの最重要の主張は、256コアが88コアを上回ることではない。Nvidiaが選んだコア当たり性能の競争で、高周波数Zen 6がVeraを上回るという点だ。
Nvidiaは、スケール時の持続的なシングルスレッド性能を最大化するようVeraを設計した。同社によれば、エージェントランタイム、インタープリタ、コンパイラ、グラフアプリケーションには、不規則な制御フローが含まれており、Veraの幅広いコアの恩恵を受けるという。Veraのアーキテクチャは、各Olympusコアに相当量のメモリ帯域幅を割り当てる。
そのため、AMDが主張する20%のリードは直接的な挑戦となる。この結果が独立したテストでも維持されれば、Nvidiaはx86のコア密度が力任せのスループットでしか勝てないとは主張できない。AMDは、高密度スループット向けの製品に加え、コア当たりの出力でOlympusと競合する高周波数モデルも手にすることになる。
ただし、「コア当たり」という表現には注意書きが必要だ。SPECrateは、スコアをコア数で割った後であっても、依然としてスループットベンチマークである。高負荷のシステム上で複数のワークロードコピーを実行する。その派生結果は、真のシングルスレッド遅延テストと同一ではない。
SPECspeedは、単一コピーがどれだけ速く完了するかを測定するため、特定の直列タスクをより直接的に表す。AMDは20%という見出しの根拠をSPECspeedには置いていない。購入者は、報告されたコア当たりの優位性を、エージェント応答時間が普遍的に20%短縮されることと解釈すべきではない。
この比較では、設計電力600ワットとされる高周波数の96コアVeniceモデルも使用されている。Veraの報告されたプロセッサ電力はこれより低い。より大きなソケット電力で実現した速度優位にも価値はあり得るが、ラックレベルでは異なるトレードオフを生む。
コンパイラの一貫性は役立つが、プラットフォームの差異をなくすものではない。メモリ構成、ファームウェア、オペレーティングシステム設定、熱特性、ベンチマーク最適化はいずれも結果に影響し得る。量産シリコンの挙動は、初期のリファレンスシステムと異なる可能性もある。
チューニングが未完了だというAMDのコメントには両面がある。さらなる最適化によってVeniceの結果が改善する可能性がある一方、開示された数値が安定した出荷構成ではなく、変動する試作段階の目標を反映していることも示している。
Veraも同じ不確実性に直面している。Nvidiaは、Cisco、Dell、HPE、Lenovo、Supermicroのシステムが2026年後半に登場する見込みだとしている。広範な商用テストにより、より多くのソフトウェアおよびシステム構成での性能が明らかになるだろう。
初期の第三者アクセスも限定的だった。PhoronixはNvidiaの施設で、想定導入分野に合わせて選定されたワークロードを用いてVeraをテストした。これらの結果はArmの強力な性能を示したが、そのアクセスモデルは通常の独立レビューと同等の自由度を提供するものではなかった。
関連市場の定義にも、両社には別の不一致がある。NvidiaはVeraを、エージェント型AIと強化学習向けに特化設計されたホストとして提示している。AMDはVeniceを、エンタープライズデータベース、Webサービス、キャッシュ、科学技術計算、エージェントワークロードにわたってテストしている。
汎用ベンチマークは、AIシステムを完全に再現しなくても、アーキテクチャの強さを明らかにできる。SPECの整数スイートには、コンパイラ、Python、SQLite、シミュレーション、圧縮などのプログラムが含まれる。複数はエージェントワークフロー内部のコンポーネントに似ているが、どれも実運用中のエージェントサービス全体を再現するものではない。
NvidiaのOlympus architectureには、単一の集計結果では切り分けられない機能も含まれる。そのコヒーレンシファブリックは、オンダイのバイセクション帯域幅として毎秒3.4テラバイトを提供する。メモリシステムは、従来のDDR構成より低消費電力を目指しつつ、毎秒最大1.2テラバイトを実現できる。
AMDは、メモリ帯域幅、より多いコア数、使い慣れたソフトウェア、複数のCPUバリエーションで対抗する。256コア設計はコンパクトなZen 6cコアを採用し、96コアモデルは周波数を優先する。これらは異なるボトルネックへの異なる回答だ。
したがって、この逆転は見出しが示唆するより限定的である。AMDは、Zen 6がVeraのコア性能に関する物語へ挑戦する証拠を提示した。しかし、Veniceがあらゆるエージェントワークロードを20%高速に実行することや、AIファクトリー全体でより優れた経済性を実現することまでは立証していない。
次に信頼できるステップは、同一のアプリケーション、運用環境、サービスレベル目標を用いた直接テストだ。そのテストでは、完了したエージェントループ、テールレイテンシ、エネルギー、アクセラレータ利用率を測定すべきである。SPECは有用な基準線ではあるが、それ自体が購入判断ではない。
ベンチマークの数値だけでは決着しないこと
エージェント型AIインフラ全体で勝者を宣言するために必要な、独立した本番レベルの証拠は、どちらのベンダーからもまだ提示されていない。
最初の不確実性は公式性だ。NvidiaのVeraスコアは、リファレンスシステム上での社内テストによるものだった。AMDのVenice比較も、推定値であり未提出の結果にとどまる。いずれも、出荷済みサーバーで独立して再現された数値と同じ重みを持たない。
2つ目の不確実性は製品適合性だ。NvidiaはVeraをVera Rubinプラットフォームの一部として設計しており、そこではCPUとGPUのコンポーネントが緊密に連携したシステムを共有する。AMDのVeniceファミリーは、従来型サーバーとアクセラレータ構成の、はるかに幅広い範囲に対応しなければならない。
プロセッサはSPECスループットで負けても、アプリケーション経済性で優位に立つことがある。より高速なCPU-to-GPU通信は、高価なアクセラレータの稼働率を高めるかもしれない。より低いメモリ消費電力は、固定されたラック電力枠の中でより多くの計算能力を可能にする場合がある。
逆もまたあり得る。特化型CPUは、ベンダーが管理するプラットフォームテストでは魅力的に見えても、一般的なエンタープライズ作業では高密度x86サーバーに敗れる可能性がある。混在サービスを運用する購入者は、単一のエージェントループにおける最大性能より柔軟性を重視するかもしれない。
電力は比較を特に難しくする。AMDは、Veraとの比較において両方のVenice構成で600ワットを開示した。NvidiaのVeraプロセッサは450ワットの枠と関連付けられているが、メモリおよびシステムの計上方法は比較ごとに異なり得る。
完全な効率テストには、CPUの熱設計電力以上のものを含めなければならない。メモリ、ネットワーキング、冷却、ストレージ、アクセラレータ利用率は、いずれも施設全体の消費量に影響する。ベンダーのスライドでは、自社が好むアーキテクチャが最も強く見える場所にシステム境界が引かれることが多い。
ソフトウェアも未解決の要因だ。VeraはArmを実装し、Veniceはx86を使用する。コンテナとオープンソースツールによりArmのサポートは改善しているが、企業は依然として独自エージェント、拡張機能、ドライバー、セキュリティソフトウェア、オブザーバビリティシステムを検証する必要がある。
ソースからコンパイルされるクラウドネイティブサービスなら、移行は比較的容易かもしれない。古いバイナリ依存関係や厳格に管理されたエンタープライズアプリケーションでは、移行が遅くなる可能性がある。性能向上は、検証コストと運用リスクを上回らなければならない。
Nvidiaによる強力なシステム制御は、そのスタック内での最適化を簡素化し得る。CPUアーキテクチャ、NVLink、GPU、ネットワーキング、ライブラリ、導入設計を協調させられる。この統合は、一社のハードウェアロードマップへの依存度を高める可能性もある。
AMDはよりオープンなサーバー選択肢の組み合わせを提供するが、同等に強力なシステムレベルの挙動を証明しなければならない。高速なEPYCプロセッサでも、ソフトウェアやインターコネクトによってアクセラレータが待機状態に置かれれば、自動的にエージェントスループットが高まるわけではない。
このベンチマークでは、供給可能性も解決できない。AMDはEPYC 9996を幅広いVeniceポートフォリオの一部と位置付け、他のバリエーションは時間をかけて登場するとしている。Nvidiaは、Veraシステムが2026年後半に主要メーカーへ届くとしている。
出荷量、認定済みプラットフォーム、ファームウェアの成熟度、クラウドでの利用可能性は、見出しとなる性能と同じくらい採用を左右する。7月に勝利しても、後から出荷される、あるいは限定構成でしか提供されないチップは、実際の導入では敗れる可能性がある。
Intelとハイパースケーラー向けArmプロセッサも重要な文脈である。IntelのXeon 6は確立されたエンタープライズ購入者に対応し、AWS、Google、Microsoftはカスタムシリコンの開発を続けている。AIインフラを取り巻くCPU市場は、AMDとNvidiaの一比較より広い。
AMD自身のデータでは、複数のテストでVeniceをIntel Xeon 6980PおよびAWS Graviton5と比較している。これらの数値はポートフォリオの物語を支えるが、ベンダー生成の幾何平均はワークロードごとの差異を隠し得る。購入者には、実際に運用するアプリケーションでの結果が必要だ。
最も強い懐疑的な結論は単純だ。AMDの反論はNvidiaの物語に挑むには十分信頼できるが、論争を終わらせるほど完全ではない。ベンチマーク競争はマーケティング上の予測から比較可能なデータへ移行したが、独立した検証はなお欠けている。
AMDとNvidiaのCPU競争を決める3つのシグナル
出荷ハードウェア、完全なアプリケーションテスト、ラックレベルの効率が、AMDの逆転がベンダーのプレゼンテーションの外でも維持されるかを決定する。
最初のシグナルは、量産版VeraおよびVeniceシステムの独立テストだ。レビュー担当者には、最終ハードウェア、ファームウェア、コンパイラへの制限のないアクセスが必要となる。公式のSPEC CPU resultsは、他のラボが検査・再現できる詳細な構成を提供するだろう。
検証済みのVeniceによるコア当たり20%のリードは、AMDの主張を強化する。それは、Zen 6が高負荷ソケットでの指標において、Nvidiaの特化型Olympusコアへ挑めることを示す。一方、差が小さい、または一貫しない場合は、この逆転の説得力を弱める。
テストにはSPECrateとSPECspeedの両方を含めるべきだ。Rateの結果は、多数の同時コピーにまたがるスループットを示す。Speedの結果は、個別ジョブの完了時間をより適切に表す。両方を報告すれば、どちらの企業も自社に有利な視点だけで性能を定義できなくなる。
2つ目のシグナルは、完全なエージェントワークフローにおける性能だ。有用なテストには、コード生成に続くコンパイル、ツール実行、検索、データベースアクセス、評価を含めるべきである。中央値レイテンシ、テールレイテンシ、完了したループ、GPUのアイドル時間を測定すべきだ。
Nvidiaは、Veraがモデル操作の間にあるCPUバウンド処理を改善するとしている。そのagent throughput caseは、より高速な直列ステップが強化学習または推論パイプライン全体を改善することに依存している。この主張には、Veniceとのアプリケーションレベルでの検証が必要だ。
CPUベンチマークで負けてもVeraがアクセラレータの稼働率を高く維持できるなら、Nvidiaのより狭く特化した設計は正当化されるように見えるだろう。Veniceがより幅広いエンタープライズ作業を支えながら、より多くのエージェントループを完了できるなら、AMDのポートフォリオ戦略は勢いを得る。
3つ目のシグナルは、ノードおよびラック規模での効率だ。テストでは、同一のサービスレベル目標の下で、プロセッサ、メモリ、冷却、ネットワーキング、アクセラレータを考慮すべきである。プロセッサ電力やモデル化されたノード数だけを比較すると、有利な仮定の余地が大きすぎる。
ラック効率は、データセンターが電力と冷却の制限内で、どれだけ多くの有用なエージェントタスクを完了できるかを決定する。また、AMDのより多いコア数が、より高いソケット電力を補えるかも明らかにする。Nvidiaにとっては、プラットフォーム統合が測定可能な運用上の利益を生むかを試すことになる。
これらの測定と併せて、システムの入手可能性にも注目すべきだ。主要メーカーのVeraサーバーは2026年後半に登場する見込みである。高周波数モデルを含む最終Venice構成も、購入者がAMDの主張を再現できる前に広く利用可能にならなければならない。
AMDはさらなる特化を計画している。2027年後半に予定されるVeranoは、最大72コアと24チャネルLPDDR5Xメモリシステムを備えたAIホストノードを対象とする。この将来設計は、高密度EPYC 9996よりVeraの優先事項に近い。
Veranoの存在は重要なニュアンスを示している。AMDはVeniceでVeraに挑戦する一方、Nvidiaの特化型ホストCPUという概念に価値を見いだしている。両社は、より高速な直列実行とより大きなメモリ帯域幅の必要性に収束しつつあるが、プラットフォーム戦略は異なる。
開発者にとっての当面の教訓は、ワークフロー全体をベンチマークすることだ。コードコンパイルから検索、データベース、ベクトル処理、あるいは高い並行性へ移ると、プロセッサの順位は変わり得る。ユーザーに見える完了を遅らせるボトルネックを追跡すべきである。
エンタープライズの購入担当者は、各評価の根拠となる証拠も保存すべきです。ハードウェア構成、コンパイラフラグ、アプリケーションのバージョン、テストメモは、結果が後になっても有用であり続けるかを左右します。検索可能なナレッジベースは、こうした判断を技術的な情報源と結び付けたまま維持できます。
AMDはすでに一つの点で成功しています。Nvidiaの最初のVeraの結果が、CPUをめぐる議論を一方的に決定づけるのを防いだことです。AMDとNvidiaの競争には今や、説得力のあるZen 6による反論、ベンチマークの枠組みをめぐるより鋭い議論、そして未解決のアプリケーションレベルのテストが含まれています。
次の一手を担うのは、独立系ラボと初期顧客です。彼らの結果によって、Veniceが主張するコア当たり20%の優位性が、最終ハードウェアと実際のエージェントワークロードでも維持されるかが示されなければなりません。それまでは、この逆転を確定した結論ではなく、重大な挑戦として捉えるべきです。
