EPYC 9996がVeraとXeonに挑み、AMDとNvidiaの競争が激化

AMDは、Nvidia VeraとIntel Xeonに対して異例に積極的な性能主張を掲げる256コアのEPYC 9996プロセッサを詳述した。AMDとNvidiaの競争は現在、アクセラレータの領域を越え、AIワークロードのオーケストレーション、GPUへのデータ供給、エージェントツールの実行を担うCPUへと広がっている。

Veniceのコードネームを持つZen 6プロセッサは、256基のZen 6cコア、512スレッド、1,024 MBのL3キャッシュを組み合わせる。AMDによれば、選定したAIベンチマークにおいて、Intelの128コアXeon 6980Pの最大3.4倍の性能を発揮するという。

AMDはまた、予備的な比較においてNvidia Veraよりコア当たり性能が20%高いと主張している。この結果が重要なのは、NvidiaがVeraを単なる汎用サーバーチップではなく、Rubinシステム向けのAIファーストなホストCPUとして位置付けているためだ。

これらの数値は、広範な独立検証をまだ受けていない。AMDが管理するテスト、選定されたワークロード、場合によっては異なるVenice構成を使った比較に基づくものだ。仕様自体は具体的だが、競争上の優位性についての結論はまだ出ていない。

EPYC 9996、Veniceを包括的なサーバーポートフォリオへ

AMDは単一のショーケース向けプロセッサを投入するのではない。Veniceを、高密度クラウドコンピューティング、エンタープライズサーバー、AIホストシステム向けの明確なプラットフォームに分けて展開する。

最上位のEPYC 9996は256基のZen 6cコアを搭載し、512の同時スレッドをサポートする。Zen 6cはAMDの高密度化に重点を置くコア設計で、実用的なソケットおよび電力の制約内でより多くのコアを搭載するために設計されている。

開示された仕様によると、このプロセッサはベース周波数2.55 GHz、最大4.1 GHzで動作する。熱設計電力は600ワットに達し、高密度データセンター向けの製品群に明確に位置付けられる。

この電力枠は、1,024 MBのネイティブL3キャッシュを支える。L3はプロセッサが共有する最終レベルキャッシュであり、頻繁にアクセスされるデータについて低速なシステムメモリへのアクセス回数を減らす。

このキャッシュは、AMDの垂直積層型3D V-Cacheではない。代わりにAMDは、32コアのZen 6cチップレットごとに128 MBのL3、すなわちコア当たり4 MBに相当する容量を割り当てている。

AMDはZen 6がTSMCの2ナノメートル級N2製造プロセスを採用することを確認している。EPYC 9006 specificationsでは、最大16のメモリチャネルと、12,800 MT/sに達するMRDIMM速度が示されている。

MRDIMM（multiplexer combined-rank memory modules）は、複数のメモリランクからの転送を組み合わせることで、実効データレートを高める。AMDは、この構成がソケット当たり1.6 TB/sのメモリ帯域幅を提供すると主張している。

これはEPYC Turinからの大きなアーキテクチャ変更だ。引用された比較では、Turinは12メモリチャネル、最大6,400 MT/sのDDR5速度、約576 GB/sの帯域幅をサポートする。

Veniceはまた、シングルソケットのSP7サーバーで128レーンのPCIe 6.0を導入する。デュアルソケットシステムでは160レーンを公開でき、システムビルダーはアクセラレータ、ネットワーキング、高速ストレージ向けにより大きな容量を確保できる。

コア密度はラインアップの一部に過ぎない。標準のZen 6モデルは最大128コアに達し、高周波数モデルは96コアまでに抑えられる一方、最大5 GHzまでブーストする。

96コアのEPYC 9686Fと64コアのEPYC 9586Fはいずれも、その5 GHzのピークに達する。これらのプロセッサは、最大スレッド密度よりもレイテンシとコア当たり速度が重要なワークロードを対象としている。

AMDは、8コアから128コアまでの構成を備える小型のSP8プラットフォームも計画している。SP8ではメモリサポートが8チャネルに減るが、128レーンのPCIe 6.0は維持される。

Veranoと呼ばれる別のプロセッサは、AIホストノードの役割を担う。AMDによれば、最大72コア、5 GHzのピーククロック、SOCAMM2モジュールを用いる24チャネルのLPDDR5Xメモリを組み合わせるという。

Venice-Xは、キャッシュ感度の高い技術ワークロード向けに3D V-Cacheを搭載し、後日登場すると見込まれている。報じられている計画では、96コア、合計1,152 MBのL3キャッシュ、5.15 GHzのブースト周波数が示されている。

このセグメンテーションは、AMDのより大きな戦略を明らかにしている。同社は単一のアーキテクチャで、クラウドの高密度化、従来型エンタープライズアプリケーション、ハイパフォーマンスコンピューティング、AIシステムにおけるCPU負荷の高い部分をカバーしようとしている。

この広がりが、中心的な緊張関係を生む。NvidiaがVeraを緊密に統合されたAIプラットフォーム向けに最適化する一方、AMDは柔軟なx86ポートフォリオの方が依然として魅力的だと賭けている。

AMDとNvidiaの争いはホストCPUへ移行している

重要な競争は、どちらのGPUがより多くの行列演算を実行できるかだけに限定されなくなった。高価なアクセラレータを生産的に稼働させ続けられるかを、ホストCPUがますます左右する。

AIエージェントが行うのはモデル推論だけではない。Pythonコードの実行、データベースへの問い合わせ、外部ツールの呼び出し、ベクトルインデックスの検索、ソフトウェアのコンパイル、多数の同時実行環境の管理も行う。

これらの処理は多くの場合、CPU上で実行される。低速なホストは、データ、オーケストレーションの判断、あるいはモデル外部のツールからの結果を待つGPUを生みかねない。

Nvidiaはこのボトルネックを念頭にVeraを設計した。このプロセッサは88基のカスタムOlympusコアを採用し、176スレッドをサポート、最大1.2 TB/sのLPDDR5Xメモリ帯域幅を提供する。

そのメモリは、高帯域幅と低消費電力向けに設計されたコンパクトなメモリパッケージであるSOCAMMモジュールに搭載される。Nvidiaはさらに、NVLink-C2Cを介してVeraをRubin GPUへ直接接続する。

この接続は、CPUとGPUの間で最大1.8 TB/sのコヒーレント帯域幅を提供する。コヒーレントメモリにより、プロセッサはデータの状態について一貫した見方を維持しながらデータを共有できる。

Nvidiaによれば、Veraは選定したエージェント型ワークロードを比較対象のx86プロセッサより1.8倍高速に完了するという。Vera CPU launchでは、特定のラックスケール構成で性能ワット比が2倍になるとも主張している。

AMDは異なる強みで対抗している。EPYC 9996のコア数はVeraのほぼ3倍で、主張上のソケットメモリ帯域幅は1.6 TB/sに達する。

ただし、AMDのSP7プラットフォームはNvidia独自のCPU-GPU間ファブリックではなく、PCIeを通じてアクセラレータを接続する。PCIe 6は幅広い互換性を提供するが、NVLink-C2Cが掲げるコヒーレント帯域幅には及ばない。

これにより、明確な戦略上の分岐が生まれる。

メモリアーキテクチャ

• AMD: 最大16のDDR5チャネル、12,800 MT/sのMRDIMM、主張上1.6 TB/sのソケット帯域幅。

• Nvidia: LPDDR5X SOCAMMメモリ、1.2 TB/sの帯域幅、コア当たりの効率を重視。

CPU設計

• AMD: 最大256基のx86 Zen 6cコアに加え、周波数に最適化した低コア数モデル。

• Nvidia: エージェント型処理とAIインフラを中心に設計された、88基のカスタムArmベースOlympusコア。

アクセラレータ接続

• AMD: PCIe 6接続により、複数ベンダーのアクセラレータをサポート。

• Nvidia: NVLink-C2Cにより、VeraとRubin GPUをコヒーレントなインターフェースで緊密に接続。

導入モデル

• AMD: 従来型データベース、クラウドサービス、HPC、AIにまたがる幅広いサーバーポートフォリオ。

• Nvidia: CPU、GPU、ネットワーキング、ストレージ、ソフトウェアを網羅する統合AIファクトリー。

Nvidiaのアプローチは、同社の完全なプラットフォームに標準化する顧客にとって、統合時の摩擦を減らせる可能性がある。同じベンダーがプロセッサ、相互接続、ネットワークアダプタ、システム設計、そしてソフトウェアの多くを管理するからだ。

AMDは別種の柔軟性を提供する。顧客は、単一の垂直統合アーキテクチャを採用せずに、EPYCをAMD Instinctアクセラレータ、Nvidia GPU、または他のPCIeデバイスと組み合わせて導入できる。

この選択は、混在したフリートを運用するクラウドプロバイダーや企業にとって重要だ。既存のx86アプリケーションは、命令セットを変更したり、Arm向けにソフトウェア環境全体を再構築したりせずにVeniceへ移行できる。

Veraも依然として大きな支持を得ている。Nvidiaによれば、主要クラウドプロバイダーやAI企業が、Dell、HPE、Lenovo、SupermicroのシステムとともにVeraを導入する計画だという。

したがって競争上の問いは、ベンチマークの速度を超える。購入者は、オープンなサーバープラットフォームと統合AIスタックのどちらが、ワークロード全体でより良い結果を生むかを判断しなければならない。

Zen 6がコア密度を帯域幅の問題に変える

EPYC 9996が成立するのは、AMDがコア数と並行してメモリスループット、キャッシュ容量、入出力帯域幅を増加させたからだ。コアだけでは、過密で非効率なプロセッサになってしまう。

256コアのサーバーCPUは、それらのコアに命令とデータを供給し続けなければならない。そうでなければ、多くのコアが有用な作業を完了する代わりにメモリ待ちに時間を費やすことになる。

AMDの第一の回答は、より大きなメモリサブシステムだ。16チャネルは、Turinの12チャネル設計やIntel Xeon 6980Pの12チャネルよりも多くの並列メモリパスを提供する。

第二の回答は、より高速なMRDIMMサポートである。理論上12,800 MT/sのデータレートにより各チャネルの転送能力は高まるが、実際のアプリケーションが公称最大値を維持することはまれだ。

第三の回答はキャッシュである。EPYC 9996の1,024 MBのL3は、504 MBを搭載するIntel Xeon 6980Pよりもはるかに広い共有ワーキング領域を提供する。

IntelのXeon 6980P specificationsには、128コア、256スレッド、12メモリチャネル、96レーンのPCIe 5.0、500ワットのTDPが記載されている。

VeniceはこのIntelプロセッサのコア数を倍増させつつ、ソケット電力を20%引き上げる。この比較は理論上のコア密度でAMDに有利だが、アプリケーションレベルの効率を裏付けるものではない。

256コアを活用するには、ソフトウェアが十分な並列作業を公開する必要がある。データベース、Webサービス、仮想マシン、コンパイルファーム、クラウドコンテナは、多くの場合これを効果的に実現できる。

一方で、限られた数の高速スレッドに依存するアプリケーションもある。そのようなワークロードでは、最大のEPYC構成よりもAMDの5 GHzモデルやIntelのより高周波数な製品の方が有益になる可能性がある。

チップレット設計も別の考慮事項を加える。AMDはコアを複数のコンピュートダイに分散し、それらを2つの入出力ダイに接続する。

この配置は製造歩留まりを改善し、AMDが再利用可能な部品から複数の製品を構築することを可能にする。一方で、コアが別の場所にあるメモリやキャッシュ資源へアクセスする際には、不均一なレイテンシが生じる可能性もある。

AMDのベンチマーク選択は、このアーキテクチャに最も適したワークロードを反映している。NGINXのWebサービング、Redis、ベクトル検索、データベース、エージェントサンドボックスはいずれも、大きな並行性をサポートする。

WRKロードジェネレータを用いたNGINXテストで、AMDはEPYC 9996が毎秒28,789,170リクエストを処理したと報告した。EPYC 9965では24,320,476、Intel Xeon 6980Pでは10,162,179を計測したとしている。

このためAMDは、世代間で1.2倍の向上、Intelに対して2.8倍の優位性を主張している。これらはベンダーの結果であり、中立的な研究機関の検証結果ではない。

FAISSのベクトル検索テストも同様の傾向を示す。FAISSは、大規模な数値埋め込みの集合から類似した項目を検索するオープンソースライブラリだ。

AMDはEPYC 9996で毎秒751,453クエリを報告した。同社の数値では、EPYC 9965が472,079、Xeon 6980Pが316,069となっている。

ベクトル検索は、検索拡張生成を用いるAIシステムに関連する。言語モデルに回答を生成させる前に、アプリケーションが文書やレコードを見つけるのを支援する。

このプロセッサは、コードコンパイルやメディア処理も対象としている。どちらのワークロードも独立したタスクを多数のコアに分散できるため、高密度プロセッサは共有インフラにとって魅力的となる。

クラウド事業者は、高い利用率を維持できるなら、各ソケットにより多くのサービスを集約できる。また、固定のワークロードに必要なライセンス対象サーバー、ネットワーク接続、マザーボード部品の数を減らすこともできる。

ただし、集約は単一サーバー障害の影響を大きくする。また、冷却密度を高め、メモリ容量、ネットワーキング、ストレージへの要求を増加させる。

したがってEPYC 9996は、単に高速なCPUではない。データセンターが非常に高密度なソケットを、設計を正当化できるほど十分にデータ供給し、冷却し、稼働させ続けられるという賭けでもある。

AMDの3.4倍という主張には、より多くの文脈が必要だ

AMDのベンチマーク結果は説得力のある性能根拠を示しているが、IntelやNvidiaに対して一律で3.4倍優位だとまでは証明していない。

Intelとの比較で最大のものは、データサイエンスと機械学習のワークフローを対象とするTPCx-AIだ。主な結果は、1分あたりに処理されるAIユースケース数で表される。

AMDはEPYC 9996で5,982.91 AIUCpmを報告した。同じプレゼンテーションでは、EPYC 9965が3,458.79、EPYC 9755が2,704.19、Xeon 6980Pが1,750.36とされている。

これらの結果から、Intelに対する3.4倍の優位性と、世代間で1.7倍の改善という主張が導かれる。TPCx-AIベンチマークは広く認知された枠組みを提供するが、実装の詳細は依然としてすべての結果に影響する。

コンパイラ設定、メモリ構成、ソフトウェアのバージョン、ストレージ、チューニング、サーバーファームウェアはいずれも性能に影響し得る。ベンダー主導の比較では、ベンダーの主張を後押しする製品やワークロードが選ばれることもある。

AMDは複数のテストで実数値を示しており、根拠の説明がない正規化バーよりも主張の有用性は高い。ただし、一部の統合スコアは依然として解釈が難しい。

同社のエンタープライズツール比較では、TPC-H、TPC-C風、Redisのワークロードを幾何平均にまとめている。AMDは、Intelのスループットの2.6倍、EPYC 9965の性能の1.6倍だと主張する。

別のテストでは、5つのエージェントペルソナを再現し、統合スループットスコアを算出した。AMDはEPYC 9996で4.451を報告しており、EPYC 9965の2.97、Xeon 6980Pの1.779と比較している。

公開結果では、そのスコアの1単位が何を表すのかについての詳細は限られている。再現可能なテストハーネスがなければ、購入者はこの数値を応答時間や運用能力へ簡単に換算できない。

Nvidiaとの比較には、さらに慎重さが求められる。AMDはNvidiaが公開したSPEC CPU 2026の結果を比較基準として用い、その後、同じGNU 15.2コンパイラでVeniceを実行した。

AMDによると、256コアのZen 6cモデルはVeraの整数演算スループットの2.2倍を達成した。EPYC構成は256コアである一方、Veraは88コアであるため、ある意味では驚くべき結果ではない。

より重要な主張は、コアあたりの性能比較だ。AMDによれば、96コアの高周波数Veniceプロセッサは、Veraのコアあたりの結果の1.2倍を記録した。

この数値は、AMDの優位性がコア数だけによるものではないという主張を支える。それでも、比較対象は独立してテストされた量産システムではなく、ベンダーによる暫定的な提出結果だ。

AMDは、両方のVenice構成で600ワット設定を使用した。Nvidiaは現在のプラットフォーム情報において、Vera CPUの構成可能な消費電力を250〜450ワットとしている。

データセンターはラック単位の電力・冷却制約の中で運用されるため、電力差は重要だ。各ソケットの消費電力が増えれば、より高速なソケットが自動的により高速なラックを実現するわけではない。

Nvidiaも自社のVeraパフォーマンス分析でこの点を強調している。同社は、持続的なコアあたりの速度、コアあたりのメモリ帯域幅、レイテンシー、全負荷時の性能に焦点を当てている。

AMDは総スループット、x86互換性、ワークロード統合を強調する。どちらの切り口も妥当だが、それぞれが自社アーキテクチャに最も有利な指標を際立たせている。

比較では、所有コストに関わる複数の要素も省かれている。メモリ容量、ソフトウェアライセンス、サーバー密度、冷却設計、アクセラレータの利用率、アプリケーション移行は、ベンチマーク上の優位性を上回る影響を及ぼし得る。

EPYC 9996の600ワットTDPは、アプリケーションの平均消費電力を示すものではない。TDPは冷却設計の目安であり、実際の消費電力は構成とワークロードによって変化する。

同じ注意はNvidiaの効率性に関する主張にも当てはまる。Veraの最終的な結果は、出荷されるサーバー、ファームウェア、コンパイラ、メモリ構成、ソフトウェアの成熟度に左右される。

Intelの立場も変わり得る。新しい高密度Xeon製品はコア数とメモリ機能を拡大しており、将来のプラットフォームはVeniceにより直接的に対抗することになる。

AMDは、EPYC 9996を有力な候補とみなすに足る詳細を提供している。一方で、あらゆるIntelまたはNvidiaの代替製品を凌駕したと宣言するには、独立した証拠が十分ではない。

Intelは差し迫った高密度化圧力に直面する

Nvidiaが戦略的な争いを規定する一方、AMDがソケットあたり2倍のコア数で従来型のx86ワークロードを狙うため、Intelは短期的に最も明確な圧力に直面している。

Xeon 6980Pは、128コア、12メモリチャネル、最大8,800 MT/sのMRDIMM対応を備える大型サーバープロセッサである。504 MBのキャッシュと500ワットのTDPも備える。

EPYC 9996はコア数を2倍にし、キャッシュをおおむね2倍に増やし、メモリを16チャネルへ拡張し、入出力対応をPCIe 5.0からPCIe 6.0へ移行する。

この組み合わせにより、高度に並列化されたワークロードに必要なサーバー数を減らせる可能性がある。また、老朽化したx86インフラを刷新する組織にとって、AMDに魅力的な訴求材料を与える。

軽度にしかスレッド化されないソフトウェアでは、比較はそれほど決定的ではない。アプリケーションのチューニング、アクセラレータ対応、データベース認証、既存フリート管理の重要性が高い領域では、Intelは競争力を維持できる。

Intelはコア数だけでは測れないプラットフォーム機能も提供している。そのアクセラレーションエンジンは、暗号化、圧縮、データ移動、分析、ネットワーキングのワークロードを対象とする。

顧客が1枚のグラフだけを根拠にサーバープラットフォームを置き換えることはほとんどない。調達チームは、供給状況、サポート契約、検証済み構成、ソフトウェアライセンス、セキュリティ更新、長期供給を評価する。

AMDの課題は、アーキテクチャ上の利点を幅広い出荷へ転換することだ。テストで優位なプロセッサであっても、マザーボード、ファームウェア、メモリ認定、クラウドインスタンス、安定した供給量が必要になる。

Nvidiaは市場に異なる方法でアプローチする。Veraは、すべてのx86サーバーを置き換えようとしているわけではない。Nvidiaアクセラレータを中心に構築されたAIファクトリーの内部で、CPUの役割を握ろうとしている。

これは既存のx86ベンダー双方に圧力をかける。Nvidiaが成功すれば、一部のCPU購入判断は一般的なサーバーチームから、Nvidiaプラットフォーム一式の発注へ移る。

AMDの答えは、この移行が定着する前に、EPYCをエージェント型AIにとって重要な存在にすることだ。同社の2026年7月のメッセージングでは、Veniceをウェブサービング、ベクトル検索、データベース、コード実行、エージェントオーケストレーションと繰り返し結び付けている。

この位置付けは意図的なものだ。これらのワークロードはモデルの周辺に位置し、GPUが主な推論計算を実行する場合でも、大量のCPUリソースを消費し得る。

AWSはGravitonを通じて別の競争ルートを加える。AMDのプレゼンテーションには、ウェブサービング、ベクトル検索、データ集約型AI、エンタープライズワークロードにおけるGraviton5の結果が含まれていた。

GravitonはAWS内で経済性と効率性の利点を提供できるが、顧客は自社データセンター全体に展開できない。EPYCはクラウド環境とオンプレミス環境をまたぐ、より広い可搬性を提供する。

ArmサーバーCPUは、ソフトウェア互換性が無敵の利点であるというx86の歴史的な前提も弱めている。多くのLinuxクラウドアプリケーションは現在、どちらの命令セットでも問題なく動作する。

Veraはその進展を基盤としながら、Nvidiaのソフトウェアとアクセラレータに関する関係を加えている。主要システムメーカーによる採用により、購入者はNvidiaの以前の密結合型パッケージシステムよりも多くの選択肢を得られる。

したがってAMDは二正面で戦わなければならない。一般サーバーにおけるx86の役割を維持すると同時に、NvidiaがAIホストCPUを独立したカテゴリーとして定義するのを防ぐ必要がある。

EPYC 9996は、極めて高い密度と使い慣れたソフトウェアを組み合わせるため、AMDにとって説得力のある武器となる。未解決の問題は、その幅広い設計が、より限定されたAI環境向けに最適化されたプロセッサを上回るかどうかだ。

AMDとNvidiaの主張の後に購入者が注視すべきこと

次の判断は、ベンダーが選んだスライドの次の一巡ではなく、独立したシステム、ラックレベルの測定、実際のソフトウェア導入から下される。

最初のシグナルは、出荷されるEPYC 9996サーバーによる再現可能なベンチマークデータだ。独立系レビュアーとクラウドプロバイダーは、Venice、Vera、現行Xeonプラットフォームで同一のソフトウェアをテストする必要がある。

これらのテストでは、コンパイラ設定、メモリ構成、電力上限、ファームウェア、冷却を開示すべきだ。また、総スループットだけでなく、レイテンシー分布も報告すべきである。

データベース、コンパイル、ベクトル検索、ウェブサービスにわたる強い結果は、AMDの幅広いプラットフォームという主張を支える。ワークロード間の大きなばらつきは、いかなる普遍的な性能主張も弱めることになる。

二つ目のシグナルは、ラックレベルの効率だ。購入者は、固定された電力、冷却、床面積の制約内で完了した作業量を比較すべきである。

600ワットのプロセッサでも、より低密度な複数ソケットを置き換えるなら、ラック効率を改善できる。メモリ、ネットワーキング、冷却によってフル活用が妨げられれば、その利点を失う可能性がある。

Nvidiaの垂直統合型システムも同じ精査に値する。NVLink-C2Cはデータ共有を改善できるが、顧客にはその利点がアプリケーション全体のスループットを高めるという証拠が必要だ。

三つ目のシグナルは、実際の導入だ。クラウドインスタンスの提供状況、OEMの出荷量、顧客事例、本番ソフトウェアの対応状況は、ハードウェアが管理されたデモンストレーションを超えて進展するかを示す。

Veraが後半期に提供開始されることで、NvidiaにはすべてのVeniceバリアントが市場に到達する前にAI特化システムを確立する機会が生まれる。AMDの既存x86エコシステムは、従来型アプリケーションにより速い導入経路を与える。

購入者はワークロード配置も慎重に検討すべきだ。CPU負荷の高いエージェントシステムは、より多くのコアから恩恵を受ける可能性があるが、GPUに制約されるサービスでは最大級のEPYCモデルから得られる利点は小さいかもしれない。

理想的な選択は、1つのAIアプリケーションの内部であっても変わり得る。検索、オーケストレーション、コード実行、推論、ストレージは、それぞれ異なるハードウェア特性を好む可能性がある。

AMDとNvidiaの競争を評価する組織は、自社の本番ワークロードのトレースから始めるべきだ。リクエストレート、メモリ待機、GPUアイドル時間、テールレイテンシーは、インフラが実際にどこで待機しているかを明らかにする。

合成ベンチマークは、アーキテクチャ上の違いを切り分けるため、依然として有用だ。だが、正規化スコアが顧客の重視する運用指標に置き換わると、誤解を招くものになる。

EPYC 9996は、256コア、1 TBのキャッシュ、16メモリチャネルを1ソケットに集約することで、サーバーを巡る議論を変える。最終的な競争順位にかかわらず、これは重要なエンジニアリング上の主張だ。

AMDの最も大胆な主張は、なお主張にとどまる。Nvidiaの効率性に関する説明も、より広範な独立テストを待っており、Intelは確立された導入実績と次の製品対応を維持している。

有用な問いは、AMD、Nvidia、Intelのどれがすべてのベンチマークで勝つかではない。特定のデータセンターで最も高価なボトルネックを解消するプラットフォームはどれか、ということだ。

システムを選定する前に、ベンダーに完全な構成と再現可能なテスト手法を求めるべきだ。その上で、現実的な負荷の下で、ワークロード全体のスループット、ラック電力、レイテンシー、アクセラレータ利用率を測定する。

その証拠が、EPYC 9996がAIインフラを再構築するのか、それとも慎重に選ばれた一連のグラフを制するだけなのかを決定する。