ASE PowerSiP拡張、AI電力をプロセッサ下部へ配置するも、実証はなお不足

ASEは、キロワット級AIシステムにおける寄生配線損失を少なくとも50%削減することを目指す3次元パッケージング設計で、PowerSiPを拡張した。このASE PowerSiP拡張では、電圧レギュレーションをプロセッサの下に配置し、1,000アンペアを超える電流が通る経路を短縮する。

この配置が重要なのは、電力供給の最後の数センチメートルが、抵抗と発熱のコストが高い要因になっているためだ。ただしASEは、拡張プラットフォームについて、試験条件、顧客導入、データセンターで測定された省電力効果を公表していない。

したがって、争点は見出しが示唆するほど広範ではない。ASEが挑んでいるのは従来の横配置型電圧レギュレータであり、データセンター全体の電力問題を解決するものではない。Infineon、Delta Electronics、Monolithic Power Systems、Vicor、Empower Semiconductorを含む競合各社も、同じアーキテクチャ上の転換を追求している。

ASE PowerSiP拡張が3Dパッケージングの選択肢を追加

ASEはPowerSiPを幅広い電力供給の概念から、垂直統合型電圧レギュレータモジュール向けの、より詳細な製造プラットフォームへと発展させた。

ASEは2026年10月13日、SEMICON WestとOpen Compute Project Global Summitでこの拡張を発表した。同社によると、このソリューションはAIデータセンターおよびハイパフォーマンスコンピューティング用途向けにすでに提供されている。

電圧レギュレータモジュール（VRM）は、入力電力をプロセッサが必要とする低く厳密に制御された電圧へ変換する。従来のサーバーボードでは通常、これらの部品はプロセッサの横に配置されるため、電流は銅配線やパッケージ接続部を横方向に通過する必要がある。

ASEの代替案では、コンパクトなVRMを回路基板の裏面、プロセッサの真下に置く。この垂直型のボード・ツー・チップ構成により、最終変換段とコンピューティング用シリコンの間の物理的距離を縮める。

ASEのPowerSiP発表によれば、現在のAIシステムではプロセッサ1基当たり1キロワットを超えることがある。コア電圧が1ボルト未満のまま、ピーク電流は1,000アンペアを上回りうる。

こうした条件では、抵抗は特に大きなコスト要因となる。電力損失は電流の2乗に比例して増加するため、数千アンペアが基板を流れる状況では、わずかな抵抗でも重要になる。

拡張プラットフォームは、完成済みのレギュレータを一つ指定するのではなく、複数のパッケージング選択肢を組み合わせる。これには、コアレス基板の間に配置するコンデンサや、端子を露出させた基板不要のコンデンサアレイが含まれる。

ASEは、アスペクト比4対1の銅ピンも挙げている。この背の高いピンは、制約の多い垂直空間で電力を伝送しながら、パッケージングのインピーダンスを下げることを意図している。

片面または両面モールドにより、能動部品と受動部品を同じコンパクトなモジュールに統合できる。この柔軟性により、顧客は異なるプロセッサパッケージ、回路基板、コンピュートトレイの高さ制限にプラットフォームを適応させられる。

これが今回のニュースにおける主要な変化だ。PowerSiPは現在、GPU、テンソルプロセッサ、カスタムAIアクセラレータの下に薄型VRMを構築するための、より具体的なツールセットを提供している。

同社によれば、この構成は寄生配線損失を50%以上削減できる。寄生損失とは、供給経路に沿った意図しない抵抗やインダクタンスによって散逸するエネルギーを指す。

この割合は、サーバー全体やデータセンター全体の電力使用量を示すものではない。これは、レギュレータとプロセッサの間にある特定の大電流経路の損失に適用される。

ASEはまた、拡張プラットフォームを使用するプロセッサベンダーを明らかにしていない。「利用可能」とは、パッケージング技術が顧客に提供可能であることを意味し、完成品の導入が商用AIクラスターに到達したことを意味するわけではない。

この違いが、記事の中心的な緊張点を生み出している。PowerSiPは測定可能な電気的課題に対処する一方、その公開された根拠は依然としてプラットフォームおよび部品レベルにとどまる。

AI向け電力供給がパッケージングの課題になった理由

AIプロセッサは、電力変換、パッケージング、冷却、基板設計を一つのエンジニアリング判断へと集約しつつある。

1ボルトで1キロワットを受け取るプロセッサには、変換損失や過渡応答を考慮する前でも、およそ1,000アンペアが必要となる。その電流を回路基板上で運ぶには、大量の銅、物理的な面積、熱管理が必要だ。

配線が長くなるほど、抵抗とインダクタンスは増える。抵抗は電気を熱へ変え、インダクタンスはプロセッサの需要が急変した際に電源が応答することを難しくする。

AIワークロードは高速に動作状態を移行できる。こうした遷移は急激な電流変化を生み、供給電圧をプロセッサの許容範囲未満に引き下げる可能性がある。

エンジニアはこの一時的な低下を電圧ドロップと呼ぶ。設計者はしばしば、追加のコンデンサ、より広い電源プレーン、保守的な電圧マージン、あるいはプロセッサ周波数の低減で補償する。

いずれの対応も何らかの貴重な資源を消費する。コンデンサを増やせばスペースが必要になり、銅構造を広げれば配線が複雑になり、電圧を上げればプロセッサの消費電力が増える。

レギュレータをプロセッサの下へ移すことで、距離そのものに対処する。電流はパッケージ横の部品から基板を横断する代わりに、より短い垂直経路を通る。

業界の電力分析では、垂直供給を、1,000ワット超を消費するAIアクセラレータへの新たな対応として説明している。また、1ボルト未満で1,000アンペアを供給する難しさも取り上げている。

ASEがPowerSiPを初めて導入したのは2024年5月だった。当時、同社はこのアーキテクチャを従来の横並び構成と比較した。

当初のPowerSiP図表では、フットプリントを25%縮小し、電流密度を1平方ミリメートル当たり0.4アンペアから0.6アンペアへ高められると主張していた。ASEは比較において、配線損失が12%から6%へ低下したとも報告した。

2026年の拡張では、この従来のアーキテクチャを、より幅広い3次元パッケージング構成に向けて再定義している。顧客が用途別モジュールに組み合わせられる、検証済みの組立手法を強調している。

この進化は、ボトルネックがどこへ移ったかを示している。かつてパッケージングは完成したチップを基板へ接続するものだったが、現在は電源の安定性、熱、メモリ配置、実際に利用可能なコンピュート性能を左右している。

より広い電力需要の文脈は、小さな改善の価値を高めている。国際エネルギー機関は、データセンターの電力消費量が2025年の485テラワット時から2030年には約950テラワット時へ増加すると予測している。

AIに特化した施設はさらに速いペースで増加すると見込まれる。IEAのエネルギー見通しによれば、その電力使用量は同期間に3倍になると予想されている。

PowerSiPだけで、その需要の大半に対処することはできない。データセンターのエネルギー使用量は、プロセッサの稼働率、ネットワーク、ストレージ、冷却、施設内の電力変換、ワークロード効率にも左右される。

それでも、プロセッサ近傍の損失には追加の代償がある。無駄になった電力は高密度に詰め込まれたコンピュートトレイ内で熱になるため、冷却装置がそれを除去しなければならない。

したがって、この損失を減らすことには二つの効果がある。供給時に無駄になる電力を減らし、関連する熱負荷も軽減する。

この理屈は、電力パッケージングが戦略的に重要になった理由を説明する。アクセラレータ設計者は、最終電力経路を通常の回路基板上の詳細として扱いながら、コンピュート密度を上げ続けることはできない。

垂直電力供給が横並びVRMに挑む

主な競争は、確立された製造手法を持つ横配置型VRMと、より短い電気経路を提供する垂直モジュールの間で繰り広げられている。

横配置型の電力供給は、依然としてなじみ深く実用的だ。プロセッサ横のレギュレータは、確立された基板生産手法を使って、アクセス、検査、冷却、交換、配置を行いやすい。

この構成では、プロセッサ領域の裏側を機械構造に利用できる。ソケット、取り付け金具、補強材、冷却部品はすでに高電力パッケージ周辺のスペースを奪い合っている。

その電気的な弱点は、電流とともに増大する。経路が長くなるほど、抵抗とインダクタンスは増え、急速なワークロード遷移中の電圧変動にさらされやすくなる。

垂直電力供給は、この妥協を逆転させる。変換部品とプロセッサの距離を縮めるために、より高度な統合と機械的な複雑さを受け入れる。

ASEの役割が重要なのは、同社が大手の半導体後工程およびテスト受託企業だからだ。同社は一つのパッケージングプログラムの中で、基板、モールド、銅インターコネクト、コンデンサ、製造プロセスを組み合わせられる。

したがって、ASE PowerSiP拡張は単なる電力半導体の発表ではない。高度なパッケージングの供給企業が、アクセラレータの下で必要となる機械的・電気的要素を調整できるという提案でもある。

この調整は、異種プロセッサを使う顧客の助けとなりうる。GPU、カスタムASIC、チップレット、高帯域幅メモリでは、フットプリントと電力要件が異なる。

モジュール型のツールセットは、固定された一つのVRMよりも自由度が高い。顧客は、特定の基板とパッケージに合うコンデンサ構造、インターコネクト、モールド構成を選べる。

ただし、柔軟性は設計作業を緊密な協業へと移す。レギュレータ、基板、プロセッサパッケージ、冷却アセンブリ、電力制御システムは、一つの製品として機能しなければならない。

ここで「ASE PowerSiPの仕組み」は、単なる図解以上の意味を持つ。このアーキテクチャが成功するのは、短縮された配線が熱サイクル、機械的応力、組立ばらつき、持続的な大電流動作に耐えられる場合に限られる。

このアプローチは、バックサイド電力供給と呼ばれる別の業界動向とも並行している。チップメーカーはこの用語を、シリコン内部で電力配線と信号配線を分離する構造に用いている。

Imecのバックサイド電力研究では、埋め込み型電源レール、ウェハー薄化、ナノスケールのシリコン貫通接続について説明している。これらの技術はダイ内部またはその直後で機能する。

PowerSiPはパッケージおよび基板レベルで機能する。プロセッサの下に電圧レギュレーションを配置するが、チップ内部の電力分配ネットワークを置き換えるものではない。

両アプローチは補完し合う可能性がある。垂直VRMは基板レベルの経路を短縮でき、バックサイド構造はプロセッサ自体を通る供給を改善できる。

一方で、エンジニアリング上の注意や物理的スペースをめぐって競合する可能性もある。顧客は、どの統合工程が追加の製造複雑性を正当化するだけの利点をもたらすか判断しなければならない。

横配置型の供給がすぐになくなることはない。プロセッサ電流、基板密度、過渡性能が垂直統合を正当化しない場面では、引き続き適している。

最も圧力が強まるのは、最上位の学習用アクセラレータとカスタムのハイパースケールシリコンだろう。これらの製品は、すでに専用基板と冷却を必要とする高価なシステム内に、膨大な電流を集中させている。

PowerSiPがそこで成功すれば、製造の成熟に伴って採用は市場の下位層へ広がる可能性がある。統合コストが高止まりすれば、垂直供給は最も要求の厳しいアクセラレータに限定されるかもしれない。

ASE、プロセッサ下部をめぐる激戦に参入

PowerSiPは、電力企業とパッケージング専門企業が同じ物理的な領域に集結する活発な市場に参入する。

Vicorは、大電流プロセッサの直下に配置する電流倍率モジュールによる垂直給電を推進してきた。同社のアーキテクチャは、レギュレーションと変換を複数の段階に分けることで、最終的な大電流経路を短縮する。

Empower Semiconductorは、キロワット級プロセッサ向けの統合型電圧レギュレータを開発している。同社の2026年の資料では、3,000アンペア超の供給を目指すスケーラブルなプラットフォームが説明されている。

Infineonは、垂直電力供給を対象としたコンパクトなマルチフェーズモジュールを発表した。Delta Electronicsも、AIデータセンター向けプロセッサ用モジュールでInfineonと協業している。

Monolithic Power Systemsは、高密度な垂直配置を支援できる大電流パワーステージを提供している。Lotus MicrosystemsやAmber Semiconductorを含む他の専門企業も、アクセラレータパッケージの下に配置する薄型モジュールを提案している。

これらの企業が販売しているのは、必ずしもシステムの同じ階層ではない。一部はパワー半導体回路に注力する一方、ASEは組み立て、統合、パッケージングの選択肢に注力している。

この違いは、提携の機会を生む。PowerSiPモジュールには依然として、適切なコントローラ、パワーステージ、磁性部品、コンデンサ、そしてプロセッサ固有の電気設計が必要となる。

同時に、アーキテクチャ上の主導権をめぐる競争も生じる。統合モジュールを支配するサプライヤーは、部品選定、認定手順、顧客の乗り換えコストに影響を与えられる。

プロセッサ企業は別の方向から進んでいる。IntelのPowerVia技術は、ロジックダイの裏面から電力を供給することで、内部の電力配線と信号配線を分離する。

先端パッケージングプラットフォームも、ブリッジ、チップレット、コンデンサ、電力構造を演算シリコンのより近くに統合している。チップ、パッケージ、基板、レギュレータの境界は、ますます曖昧になっている。

実務上の論点は、どの企業が最初に「垂直」という言葉を使ったかではない。購入者は、変換効率、配線損失、過渡応答、厚み、電流密度、冷却、信頼性、製造歩留まりを比較する必要がある。

また、比較可能な試験条件も必要だ。ある配線区間で測定された割合を、ラック入力からプロセッサまでのエンドツーエンド効率と直接比較することはできない。

このため、公開資料だけからASE PowerSiPの影響を定量化するのは難しい。同プラットフォームがうたう削減は寄生配線損失に関するものであり、AIワークロードが消費する総電力ではない。

小さな損失区分を50%削減しても、システム全体の効果は小さい。同程度の削減が大きな損失区分で実現すれば、電力要件や冷却要件を大きく変える可能性がある。

ベースラインも同様に重要である。配線長、銅の厚さ、入力電圧、出力電圧、電流、スイッチング周波数、基板構造はいずれも結果に影響する。

ASEが2024年に示した比較には、いくつか有用なベースライン数値が含まれていた。2026年の発表では、拡張構成について同等の試験セットアップは開示されていない。

したがって顧客は、エンジニアリングサンプル、リファレンスデザイン、ワークロードに即した検証を通じてPowerSiPを評価することになる。プレスリリースの割合だけで、アーキテクチャの判断は決まらない。

この競争環境は、ASEがこの移行を独占しているという主張も抑制する。今回の拡張によりASEは信頼できるパッケージング上の地位を得たが、複数のベンダーがすでにAIプロセッサ直下の電力供給を狙っている。

同社の優位性は、製造規模と幅広いパッケージング能力から生まれる可能性がある。一方で、その能力が再現可能なシステム上の利点を持つ認定済みモジュールへと結び付くことを証明する必要がある。

50%という主張は重要な疑問を残している

ASEの損失削減に関する主張は技術的にもっともらしいが、同社はそれを測定済みのデータセンター効率向上として扱うには十分な証拠を開示していない。

「50%以上」という表現は、ASEの発表および製品資料で目立つように使われている。これは、大電流の伝送経路を短縮することによって寄生配線損失を削減することを指す。

この主張は、基本的な電気原理と整合する。同じ電流を流す場合、より短く抵抗の低い経路では無駄になるエネルギーが少なくなるはずだ。

しかし、エンジニアリング上の判断は割合だけでなく絶対値にも左右される。配線損失を2ワットから1ワットに減らすことと、200ワットから100ワットに減らすことでは、意味合いが異なる。

ASEは、拡張プラットフォームの初期損失、電流プロファイル、基板形状、周囲条件、測定方法を公開していない。また、独立した研究所による検証も示していない。

公開発表にはモジュール効率曲線が含まれていない。このような曲線は、異なる負荷や入力条件においてレギュレータがどの程度効率的に動作するかを示すものだ。

過渡応答のグラフもない。アクセラレータがワークロード状態を急速に移行する際の電圧降下を判断するために、購入者にはその情報が必要となる。

熱に関する証拠も不足している。プロセッサの下に電力部品を配置すると、サーバー内でも特に高温になる部分の近くに熱が集中する。

より短い電気経路は配線による発熱を減らせるが、レギュレータ自体も電圧変換の過程で熱を発生させる。エンジニアは、その熱を密集した基板と冷却アセンブリを通して逃がさなければならない。

機械的制約にも同等の注意が必要だ。裏面モジュールは、プロセッサ固定機構、基板補強材、保守アクセス、コールドプレート構造と干渉する可能性がある。

製造歩留まりは経済性に影響し得る。より多くの部品をコンパクトなアセンブリに組み込むことは、サプライヤーがそれを一貫して試験、修理、製造できる場合にのみ価値を生む。

信頼性試験では、温度サイクル、大電流ストレス、はんだまたはインターコネクトの疲労、長期稼働を対象にする必要がある。AIインフラは、弱点を早期に露呈させる持続的な高稼働率で運用されることが多い。

ASEは組み立て技術が認定済みであると説明しており、これは製造準備が整っていることを裏付ける。ただし、顧客固有のPowerSiPモジュールがすべてシステム認定を完了していることを意味するわけではない。

もう一つの不確実性は、完全な設計の責任主体に関するものだ。ASEはツールボックスを提供し、顧客と電力部品パートナーが最終トポロジーと動作パラメータを選択する必要がある。

このモデルは柔軟性をもたらす一方、公開されたプラットフォームの主張の予測力を低下させる。2つのPowerSiP実装で、効率、熱特性、信頼性の結果が異なる可能性がある。

2026年6月の垂直電力供給に関する学術論文では、一部のシステム構成において既存アプローチのエンドツーエンド効率が70%未満にとどまると推定された。同論文が提案するアーキテクチャは、特定の前提条件の下でより高いモデル値に達した。

これらの結果はPowerSiPの試験ではなく、そのように扱うべきではない。これは、研究者が一つの配線区間ではなく、供給チェーン全体を評価する理由を示している。

データセンター運営者も同じ規律を適用すべきだ。必要なのは、割合で表現されたパッケージレベルの削減だけではなく、実際のワークロード下での壁面電力レベルの測定である。

これはASEの主張を無意味にするものではない。配線損失は現実の制約であり、経路を短縮することは合理的な対応だ。

つまり、この主張は顧客評価の終点ではなく、出発点に位置付けるべきである。不足している証拠が、PowerSiPが広範なプラットフォームになるのか、専門的なパッケージング選択肢にとどまるのかを決める。

PowerSiPの重要性を示す3つのシグナル

顧客採用、再現可能な測定値、競合するリファレンスデザインが、ASE PowerSiPの拡張がAIインフラを変えるかどうかを決める。

最初のシグナルは、実名の顧客またはプロセッサプログラムである。ASEは、GPU、TPU、カスタムASIC、高性能コンピューティングシステムを対象アプリケーションとして挙げている。

開示されたアクセラレータ設計は、PowerSiPが単なるパッケージングメニューを超えたことを示す。また、一つの実装の背後にある電力範囲、基板制約、生産スケジュールも明らかになる。

ハイパースケーラーでの導入は、これらの事業者がフリート規模で電力消費と熱挙動を測定するため、ASEの主張を強化する。実名のない評価やプロトタイプは、より弱い証拠にとどまる。

2つ目のシグナルは、完全な技術データセットである。ASEは、配線抵抗、変換効率、過渡応答、熱条件、モジュール厚、信頼性の結果を公開すべきだ。

最も有力な比較では、同じプロセッサとワークロードを用いて、横方向と垂直方向の電力供給を比較することになる。レギュレータ損失、配線損失、プロセッサ消費電力、冷却効果を分離すべきである。

測定されたシステム節電効果は、50%という記述を明確にする。寄生損失の低下が、サーバー入力電力、持続動作周波数、冷却液温度、ラック密度に変化をもたらすかを示すことになる。

3つ目のシグナルは、競合サプライヤーの対応である。Infineon、Delta、MPS、Vicor、Empower、そしてパッケージング分野の競合各社による新モジュールは、実用的なベンチマークを確立する。

共通のリファレンスデザイン群があれば、購入者はアーキテクチャを比較しやすくなる。また、顧客がオープンな部品ツールボックスを重視するのか、密接に統合された独自モジュールを重視するのかも明らかになる。

競合製品の採用は、横方向の供給が限界に達したというASEの根底にある見解を強化する可能性がある。一方で、より優れた競合製品がPowerSiP個別の市場地位を弱める可能性もある。

プロセッサのロードマップとの相互作用にも注目したい。アクセラレータの電力増加とより高速な電流遷移は短い経路を有利にする一方、アーキテクチャの効率改善は圧力を緩和できる。

施設レベルの電力変化は、最終段の問題を解消しない。ラック電圧を高めれば上流の配電を流れる電流は減るが、プロセッサは依然として演算コア近傍でサブボルトの電源を必要とする。

IEAは、世界のデータセンター電力需要が2025年に17%増加したと報告した。また、大手テクノロジー企業5社の支出が同年に4,000億ドルを超えたとも述べている。

この投資は、あらゆるワットから利用可能な演算能力を回収する強い動機を生む。ただし、それが特定のパッケージングプラットフォームの採用を保証するわけではない。

インフラ購入者にとって、当面の行動は明確だ。サプライヤーに対し、すべての効率割合が対象とする境界を定義し、元のベースラインを提示するよう求めるべきである。

相対的な削減値とともに、絶対ワット数を要求する。最良の数値が得られる動作点だけでなく、通常負荷とピーク負荷の両方における結果を求める必要がある。

エンジニアリングチームは、保守性と冷却も早い段階で評価すべきだ。モジュールが熱設計、修理、生産歩留まりを複雑化すれば、電気的な利得が失われる可能性がある。

ASE PowerSiPの拡張は、AI電力供給の最終段階にある真のボトルネックを特定している。また、先端パッケージング自体が電力アーキテクチャの一部になりつつあることも示している。

次の問いは、短い経路が抵抗を減らすかどうかではない。ASEがその原理を、出荷されるシステム内で再現可能な節電効果へと変えられるかどうかである。

購入者は、実名の導入事例、比較可能なシステム測定値、認定済みの生産量を注視すべきだ。こうしたシグナルが現れるまで、PowerSiPは信頼できるアーキテクチャではあるものの、システムレベルの成果は未検証である。