d-MatrixのNVLink Fusion契約、RaptorをNVIDIAのラック戦略に組み込む
d-Matrixは、従来型GPU設計の代替となる推論アクセラレータを開発する一方で、RaptorにNVIDIA NVLink Fusionを採用した。この契約により、将来のプロセッサはNVIDIAのラックアーキテクチャ、ネットワーク、CPU、インフラ供給網と接続される。同時に、d-MatrixとNVLink Fusionの提携に内在する中心的な緊張関係も明らかになる。
特化型アクセラレータは、NVIDIAのコンピュートシリコンに挑戦しつつ、同社プラットフォーム全体を置き換えずに済む。d-Matrixにとってこの取引は、意欲的なチップ設計を導入可能なインフラへと迅速に移行する道を提供する。NVIDIAにとっては、NVLinkを通じて接続される新たなXPUの一つひとつが、ラックを中心とする同社の立場を強化する。
この決定は、Raptorが商用製品になる前に発表された。d-Matrixは、チップのテープアウトを2026年末までに行い、統合MGXシステムを2027年第4四半期に初めて提供する見込みだとしている。この予定は、生産性能の証明ではなく、ロードマップに関する発表であることを意味する。
またd-Matrixは、特化型プロセッサ向けにNVIDIAのインフラを利用する企業群の一角に加わる。このパートナーには、既存のシリコンベンダー、クラウドプロバイダー、推論分野の専門企業が含まれる。別の選択肢は、AMDのHeliosアーキテクチャ、UALink、Ultra Ethernetなどの技術を軸に構築するオープンラックだ。
d-Matrix NVLink Fusion契約が変えること
d-Matrixはもはや、Raptorを単体のアクセラレータカードとして設計していない。NVIDIAが定義するラックの一部として、このプロセッサを設計している。
両社は2026年9月10日、協業を発表した。Raptorの発表によると、この取り決めは単発の相互運用性テストではなく、複数年にわたる製品ロードマップを含む。
Raptorは、密結合システム内でのスケールアップ通信のためにNVLinkスイッチへ接続される。スケールアップネットワークにより、複数のアクセラレータは一般的なデータセンターネットワークよりも低い通信遅延で、単一の大規模計算リソースに近い形で動作できる。
ラックはまた、システム間のスケールアウトネットワークにSpectrum-X Ethernetを使用する。このレイヤーは、分散AIワークロードに伴う輻輳やトラフィックパターンを処理しながら、個別のラックやクラスタを接続する。
提案された設計には、NVIDIA Vera CPU、BlueField-4データ処理ユニット、ConnectX-9 SuperNICが含まれる。また、物理トレイ、電力供給、冷却、システム統合を対象とするモジュラー型リファレンスアーキテクチャであるNVIDIA MGXも採用する。
Astera Labsは、システム全体で高スループットのデータ移動を維持するための接続技術を提供する。d-Matrixによれば、このラックでは既存のMGX製造エコシステムによるモジュラーかつケーブル不要のトレイを使用する。
この範囲が重要なのは、プロセッサ単体では利用可能なAIサービスにならないためだ。購入者には、サーバー、ファームウェア、ネットワーク、オーケストレーション、冷却、修理手順、そして信頼できる交換部品の供給が必要となる。
スタートアップは通常、これらの要素を自ら構築するか、パートナーに構築を説得しなければならない。その後、予期せぬ停止時間を許容できない顧客向けに、完成したシステムを認定する必要がある。
NVLink Fusionは、この順序を変える。NVIDIAはスケールアップファブリックとラック設計の一部要素へのアクセスを提供し、他社のXPUが同じインフラフレームワークに入ることを可能にする。
XPUという用語は、汎用CPUに適さないワークロード向けに最適化された特化型プロセッサを広く指す。Raptorの場合の対象は、特にレイテンシーに敏感なトークン生成を含む生成AI推論だ。
d-Matrix Raptor XPUは、Vera Rubin NVL72を含むNVIDIA GPUシステムと並行して動作することもできる。NVIDIAは、この構成を、異なるプロセッサが提供処理の異なる段階または種類を担うディスアグリゲーテッド推論と説明している。
この共存が、この話の逆転を生む。d-Matrixは推論導入を獲得するために、データセンター全体でNVIDIAを置き換える必要はない。チップの周囲をNVIDIAコンポーネントに依存しながら、選択されたワークロードを巡って競争できる。
NVIDIAも同様に重要なものを得る。周辺システムアーキテクチャに対する支配力を手放すことなく、カスタムアクセラレータを受け入れられるのだ。競争の境界はチップからラックへと移る。
したがってこの契約は、単なる互換性認定以上の意味を持つ。こうしたアクセラレータがNVIDIA GPUと競合する場合でも、サードパーティ製アクセラレータによって同社インフラへの需要を高められるかを試すものだ。
ラック統合が真の障壁になった理由
希少なのはもはや優れたアクセラレータを設計する能力ではない。そのシリコンを、顧客が予測可能な形で導入できるインフラへと転換する能力だ。
AI推論は、モデル学習とは異なるハードウェア要件を持つ。学習では、多数のアクセラレータにまたがる大規模な並列計算が重視される。推論ではこれに加え、応答時間、同時接続ユーザー、モデルメモリ、予測不能なリクエストの流れを管理しなければならない。
推論モデルは、回答を返すまでに大幅に多くのトークンを生成し得るため、この負荷を強める。長いコンテキストを扱うアプリケーションも、トークン生成時に必要な情報を保持する大規模なキー・バリューキャッシュを維持する。
こうしたワークロードでは、メモリ移動が中心的な制約となる。アクセラレータは豊富な演算能力を提供できても、モデルの重みやキャッシュされたコンテキストを待つ間、演算ユニットが待機する可能性がある。
d-Matrixは、メモリ中心コンピューティングを通じてこの問題に取り組む。そのアーキテクチャは、行列演算を保存データの近くに配置し、推論時に情報が移動する距離を短縮する。
しかし、プロセッサ内部でメモリのボトルネックを解決しても、その外側における導入課題は解決しない。ラックスケールシステムでは、実際の運用条件下でアクセラレータ、ホスト、ストレージ、ネットワーク、電力、冷却を協調させる必要がある。
各コンポーネントが認定作業を増やす。エンジニアは、信号整合性、熱的挙動、ファームウェア互換性、集団通信、障害復旧、保守手順を検証しなければならない。
液冷ラックは、さらに別の運用レイヤーを加える。新規ベンダーは、顧客に一つのプロセッサのために電力・冷却設備を再構築させることなく、既存の施設設計へ適合しなければならない。
NVIDIAの当初のNVLink Fusion発表は、この問題を直接扱っていた。同社は2025年5月、外部CPUおよびXPUを用いるセミカスタムAIインフラ向けにこのプラットフォームを発表した。
当初のパートナーリストは、設計チェーンの複数領域をカバーしていた。MediaTek、Marvell、Alchip、Astera Labs、Synopsys、Cadenceは、カスタムシリコン、接続性、または知的財産を支援した。
FujitsuとQualcommは、NVIDIA GPUと連携できるカスタムCPUを計画していた。その後の協業により、このプラットフォームは追加のプロセッサやクラウド設計へ拡張された。
この拡大する顔ぶれは、あらゆる独立系アクセラレータベンダーに圧力をかける。チップメーカーは、確立されたラックエコシステムに参加するか、同等のシステムを単独で構築するか、競合するオープン標準に合わせるかを選ばなければならない。
最初の道は統合リスクを低減するが、戦略的な依存を生む。二つ目はより大きな主導権を維持できるが、資本、時間、顧客の信頼を必要とする。三つ目は、別のエコシステムが同等の成熟度に達することに依存する。
d-MatrixはRaptorにおいて、速度と導入可能性を選んだ。同社の最高経営責任者であるSid Shethは、推論需要が高まる一方で、資本、時間、エネルギーには限りがあるという制約を端的に示した。
同社の決定には、その開発段階も反映されている。d-MatrixはRaptorの導入前からCorsairプラットフォームの出荷を始めていたが、挑戦しようとしているインフラベンダーと比べれば、依然としてはるかに小規模だ。
新しいメモリアーキテクチャと並行して新たなラックプラットフォームを構築すれば、実行リスクは増大する。MGXを使用することで、同社はプロセッサ、コンパイラ、推論ソフトウェアにより多くのエンジニアリングリソースを集中できる。
この選択で認定が不要になるわけではない。Raptorは依然としてNVLinkを正しく実装し、NVIDIAの他デバイスと連携し、システムレベルの性能および信頼性目標を満たす必要がある。
ただし、顧客が一度に受け入れなければならない新規要素の数は減る。馴染みのあるラックであれば、インフラチームは馴染みのないアクセラレータを評価しやすくなる。
その結果は、GPUベンダーと同じくらい競合アクセラレータ企業にも圧力をかける。高速チップだけを提供するスタートアップは今や、検証済みで保守可能なラック設計に組み込まれたプロセッサと競争することになる。
Raptorを中心とするNVLink Fusionの仕組み
NVLink Fusionはプロセッサの選択とラック構築を切り分けるが、システムの中心にはNVIDIAのインターコネクトを置き続ける。
このアーキテクチャには二つのネットワークレベルがある。NVLinkはスケールアップドメイン内でアクセラレータを接続し、Spectrum-Xはより大きなスケールアウトクラスタ全体でトラフィックを運ぶ。
ラック内部では、NVLinkスイッチがRaptorデバイス間に高帯域幅・低レイテンシー通信を提供する。モデルまたはその作業データを一つのアクセラレータ内に収められない場合、この接続は重要になる。
そのドメイン外では、ConnectX SuperNICとSpectrum-X Ethernetがデータセンター全体のシステムを接続する。BlueField DPUは、ネットワーク、分離、データ移動などのインフラタスクを処理できる。
Vera CPUはホストプロセッサとして機能する。MGXは、これらの要素を導入可能なトレイおよびラックにパッケージ化する機械的・電気的フレームワークを定義する。
NVLink Fusionの仕組みを理解するには、アクセスと標準化を区別する必要がある。NVIDIAは承認済みのサードパーティシリコンにファブリックを開放しているが、NVLinkは依然としてNVIDIAが管理する技術だ。
したがってこの設計は、水平方向には包摂的でありながら、ベンダーニュートラルにはならない。パートナーはプラットフォームへのアクセスを得る一方、NVIDIAはインターフェース、認定、ロードマップ、周辺コンポーネントへの影響力を維持する。
このモデルには実務上の利点がある。共有ラックは、運用者がプロセッサごとに別個の物理設計を作成せずとも、異なるアクセラレータタイプを支援できる。
データセンター構築者は、床面積、冷却接続、電力分配、保守手法を標準化できる。その後、コンピュート容量はワークロード要件に応じて変えられる。
NVIDIAは確立された製造ネットワークも持つ。相手先ブランド製造業者や設計製造業者は、すでにMGXおよびNVIDIAのラックスケールGPUプラットフォームを基にしたシステムを生産している。
同社の技術解説では、NVLinkインターフェース、チップレット、スイッチ、ケーブリング、ラック技術へのアクセスについて説明している。電力および液冷設計も含まれる。
d-Matrixにとって、このインフラは生のアクセラレータベンチマークでは捉えられない問題に対応する。推論能力を購入する顧客は、1秒あたりのトークン数だけでなく、導入スケジュール、保守性、利用率、運用リスクも評価する。
到着が遅れるプロセッサや、専用ラックを必要とするプロセッサは、研究室で有利な結果を示していても敗れる可能性がある。インフラの一貫性は、限定的な性能優位を上回ることがある。
このアプローチは、顧客が特化型推論とGPUベースのワークロードを組み合わせることも可能にする。NVIDIAは、RaptorラックがVera Rubin NVL72システムを置き換えるのではなく、その隣で動作できるとしている。
想定される導入例としては、レイテンシーに敏感なトークン生成をRaptorに振り分け、モデルの他の段階をGPUで維持する構成がある。両社は、このワークフローを実証する完全な本番構成をまだ公開していない。
ソフトウェアは、このような分離構成においても不可欠だ。モデルランタイムは、処理を適切に配置し、メモリを管理し、専用ハードウェアによる利点を損なうことなくデータを移動させなければならない。
d-MatrixはCorsairとRaptor向けに独自のソフトウェアスタックを開発している。購入企業が、管理可能な単一プラットフォームとして体験するのか、それとも隣接する2つのシステムとして扱うことになるのかは、より広範なNVIDIA環境との統合次第だ。
この違いは開発者にとって重要になる。ハードウェアの多様性はワークロードとの適合性を高める一方、別々のコンパイラ、監視ツール、性能プロファイル、デバッグ手順を持ち込む可能性がある。
NVLinkはデバイス間通信の摩擦を減らす。しかし、それだけでプログラミングモデルが同一になるわけではない。
したがって、この提携の価値は物理リンクより上位の層における協調にかかっている。両社は、互換性のある部品群を、クラウド事業者がサービスとして提供できる再現性のある導入パターンへと変えなければならない。
Raptorのメモリ設計はラック内部での賭けだ
NVIDIAがシステムの基盤を提供する一方で、Raptorは顧客が別の推論プロセッサを必要とする理由を示さなければならない。
Raptorは、d-Matrixの従来プラットフォームCorsairで採用されたメモリ中心のアプローチを拡張する。その特徴は、カスタムDRAMの真上にコンピュートダイを配置する3次元パッケージだ。
DRAMは、Corsairで広く使われた高速メモリであるSRAMよりも高密度である。ただし従来のDRAMはコンピュートから離れた位置にあり、通常はビットごとの移動により多くのエネルギーを要する。
d-Matrixの設計では、高密度な垂直接続を通じて、多数の小型メモリバンクをコンピュートエンジンに直接接続する。狙いは、DRAMの容量と、はるかに高いローカル帯域幅を組み合わせることにある。
Hot Chips 2026で同社は、TSMCの4ナノメートル・コンピュートダイをカスタムDRAMダイの上に接合したパッケージを発表した。このインターフェースの接続ピッチは36ミクロンである。
実証された設計はカード当たり32GB、内部帯域幅は毎秒100テラバイトとされる。これらはパッケージ内部のデータ移動を示す数値であり、別々のアクセラレータ間のネットワーク帯域幅ではない。
3D DRAM設計に関する独立報道も、重要な留保を指摘している。公表された性能結果の多くは、初期シリコンに基づく予測にとどまる。
d-Matrixは垂直インターフェースの消費エネルギーを1ビット当たり0.37ピコジュールと測定した。同社はこの数値を、HBM4ベースダイへのデータ移動に必要となるおよそ2.4ピコジュールと比較している。
関連する研究論文は、HBMベースの設計に比べてカード当たり約4.7倍のスループットを予測した。ただし、予測値もインターフェース測定値も、本番システム全体の性能を立証するものではない。
熱管理も別の課題となる。ロジックダイはコールドプレートが直接接触できるよう上部に置かれ、その下のDRAMはインターポーザとしても機能する。
パッケージ全体の公表済み電力バジェットは422ワットである。垂直メモリインターフェースは、フル容量で動作する際に296ワットを占める。
熱はDRAMの保持特性に影響する。これは、リフレッシュ前にメモリセルがデータを維持できる時間を左右する。公表された動作温度では、この設計は大幅に頻繁なリフレッシュ動作を必要とする。
d-Matrixによれば、より小さなメモリバンクにより、結果として生じる帯域幅コストを抑えられるという。また、信頼性の高い動作を維持するため、予備バンク、エラー訂正、冗長化も組み込んでいる。
こうした詳細は、成熟した液冷ラックとの統合が重要である理由を示している。Raptorのアーキテクチャに必要なのは、単なるコネクタではない。この特殊なパッケージを前提に設計された電力供給、冷却、検証が必要となる。
この技術はトークン生成を対象としている。この工程では、バイト当たりの演算量が比較的少ない一方で、モデルの重みを繰り返し移動させることが多い。より高いローカルメモリ帯域幅により、コンピュートユニットを稼働させ続けられる可能性がある。
入力プロンプトを処理するPrefillは、異なる性能特性を持つ。より多くの演算を必要とする場合があり、別のアクセラレータ構成の方が適している可能性がある。
この違いは、分離型推論という主張を後押しする。ソフトウェアとネットワークが効率的な引き渡しを維持できるなら、事業者はPrefillとデコードに別々のプロセッサを割り当てられる。
ただし、Raptorの価値を帯域幅だけから判断することはできない。有用な性能は、モデル対応、数値形式、スケジューリング、バッチサイズ、コンテキスト長、許容される応答遅延に左右される。
メモリ容量も重要だ。32GBのカード単体では、すべての大規模モデルを保持できないため、より大きなワークロードでは複数デバイスへの分割が必要になる。
この要件により、NVLinkのスケールアップ領域はさらに重要になる。Raptorの内部メモリ設計とNVIDIAの外部ファブリックは、新たなボトルネックを生まずに連携しなければならない。
したがってd-Matrix Raptor XPUは複合的な賭けである。3Dパッケージが量産歩留まりで機能し、ラックがそのパッケージを安定したアプリケーション性能へと変換する必要がある。
NVIDIAのオープンプラットフォームにも境界がある
主な競争はd-Matrix対NVIDIA GPUではない。NVIDIAが統制する統合と、ベンダー中立のラックインフラとの競争である。
NVIDIAは自社のAIプラットフォームを「垂直統合され、水平にオープン」と表現している。この言葉は同社の戦略を捉えているが、購入者はそれぞれが意味するところを検討すべきだ。
垂直統合は、NVIDIAのプロセッサ、スイッチ、ネットワークアダプタ、DPU、ソフトウェア、ラック設計、サプライ関係を結び付ける。水平な開放性は、選定された外部CPUやXPUがその環境に参入することを可能にする。
この構造は、重要なファブリックがNVIDIAの管理下にあるシステム内で、プロセッサの選択肢を広げる。GPU専用ラックよりはオープンだが、業界主導のインターコネクトよりは中立性が低い。
この境界はNVIDIAにとって商業的に有用だ。カスタムアクセラレータのシェアが拡大しても、同社はその周辺にある高付加価値のネットワークおよびインフラ部品を供給し続けられる。
また、AIシステムがサーバーからラックスケールのコンピュータへ移行する中で、NVLinkを中核に据え続けることもできる。ラック自体が製品となり、個々のプロセッサは構成可能な要素になる。
d-Matrixにとっては、すでにNVIDIA機器向けの設備を準備している購入者にリーチできる利点がある。この提携により、あまり馴染みのないプロセッサを試験する組織的コストが下がる。
しかしd-Matrixは、NVIDIAの認定プロセスとインフラロードマップへの依存も引き継ぐ。スイッチ、CPU、ソフトウェア、商業条件の変更は、同社のシステム計画に影響し得る。
両社は提携の財務的な構造を開示していない。また、どのソフトウェア層を共有するのか、顧客が完成したラックをどのように調達しサポートを受けるのかについても詳述していない。
こうした未解決の疑問が重要なのは、オープン性には複数の次元があるためだ。ハードウェアが物理的に相互運用可能でも、調達、管理、開発は単一ベンダーに強く結び付いたままであり得る。
競合するモデルは、オープンな業界インターフェースを重視する。AMDのHeliosラック設計は、OCP Open Rack Wide、スケールアップ接続にUALink、より大きなクラスタ向けにUltra Ethernetを採用している。
HeliosはAMD Instinctアクセラレータ、EPYCプロセッサ、Pensandoネットワーキングを組み合わせる。公表された設計には72基のアクセラレータが含まれ、密度の高いラックスケールシステムへの業界の移行と一致している。
UALinkは、複数ベンダーが共通の仕様を通じてアクセラレータを接続できるようにすることを目指す。このアプローチはより広い可搬性を約束するが、オープン仕様だからといって製品の成熟度や導入規模が同等になるとは限らない。
NVIDIAの利点は、NVLinkがすでに複数世代の出荷済みシステムで稼働していることだ。同社の製造パートナーも、高密度な液冷ラックに関する実務経験を持つ。
オープンな道筋は、理論上より大きな独立性を提供する。NVIDIAの道筋は、1社のアーキテクチャ方針の下で確立された統合経路を提供する。
どちらの選択もロックインを完全には排除しない。Raptorを採用する購入者は、d-Matrixのソフトウェア、同社の3Dメモリのサプライチェーン、将来製品を支援できるスタートアップとしての能力にも依存する。
より広い競争領域には、Groq、Cerebras、AMD、Intel、ハイパースケーラーが設計したアクセラレータが含まれる。推論市場の概観は以前、GPUが主導するワークロードを対象とする代替手段としてこれらの企業を挙げていた。
その後、いくつかの企業はフルシステムの提供に近づいている。例えばGroqも、NVIDIAが拡大する推論インフラ戦略に参入している。
この動きは、NVIDIAが専門化を阻むのではなく取り込もうとしていることを示唆する。成功したXPUは、NVIDIAのネットワークおよびラック技術を採用するもう一つの理由になり得る。
d-Matrixにとって、このプラットフォームへの参加は実用的な選択だ。同時に、NVIDIAに対する同社の挑戦は、単純な競合チップという物語が示すよりも狭いことを意味する。
この提携が争うのは、どのプロセッサが推論を実行するかである。周辺インフラの大部分を誰が規定するかは争っていない。
結果を決めるのは提供、ベンチマーク、顧客だ
この発表が示すのはアーキテクチャ上の意図であり、製造準備、商業需要、本番性能を立証するものではない。
最初の観測点は、2026年末までに予定されるRaptorのテープアウトだ。テープアウトとは、チップ設計が製造に向けて最終確定する段階を指す。
この節目を達成できれば、現在のスケジュールを裏付けることになる。達成できなければ、2027年後半までに製造、パッケージング、試験、ソフトウェア作業、ラック認定を終えるための時間が圧縮される。
2つ目のシグナルは、独立して再現可能なシステム性能である。購入者に必要なのは、単独の帯域幅指標や予測されたモデル実行結果ではなく、Raptorラック全体から得られる結果だ。
こうした評価では、モデル、コンテキスト長、バッチサイズ、レイテンシ目標、精度設定、消費電力を開示すべきである。これらの条件がなければ、毎秒トークン数は大きなトレードオフを隠しかねない。
同社が掲げるプレミアムトークンサービスにとっては、ユーザー当たりの性能が特に重要になる。個々のリクエストが大きなバッチ内で待たされるなら、高い総スループットの意味は薄れる。
エネルギー測定はラック全体を対象とすべきだ。パッケージレベルの効率は、CPU、スイッチ、冷却設備、ネットワーキング、アイドル容量によって薄められる可能性がある。
3つ目のシグナルは、実名の顧客導入だ。d-MatrixはRaptorがハイパースケーラーと最先端研究所で評価中だとしているが、これらの組織名は明らかにしていない。
確約済みのクラウドインスタンス、マネージド推論サービス、あるいは公表された本番クラスタは、この提携の商業的根拠を強めることになる。評価だけでは購買意図を示さない。
初期提供は2027年第4四半期に予定されたままだ。この長い期間により、競合システムにはメモリ、ネットワーキング、推論ソフトウェアを改善する時間が与えられる。
同時に、d-Matrixは製造上の不確実性にもさらされる。同社はカスタムDRAMダイを生産し、高度なロジックに接合し、許容可能な歩留まりを達成し、持続的な発熱下でパッケージを検証しなければならない。
100件を超える特許を保有するという主張も、こうした量産上の疑問を解消するものではない。特許が保護するのは技術的なアイデアであり、顧客が必要とするのは信頼できる供給量と予測可能なサービスだ。
NVIDIA側にも完了すべき作業がある。関連するVera、BlueField、ConnectX、Spectrum-X、NVLinkの各コンポーネントは、互換性のあるスケジュールで必要な成熟度に到達しなければならない。
Astera Labsは統合設計の一部として接続コンポーネントを提供する必要がある。その後、ラックメーカーはケーブルレス・トレイ、冷却、ファームウェア、システム管理を認定しなければならない。
ソフトウェアにも並行したスケジュールがある。d-MatrixはRaptorの出荷時に、設計期間中に利用可能だったモデルだけでなく、現行のモデルとフレームワークをサポートしなければならない。
モデルアーキテクチャは急速に変化し得る。スパースなMixture of Experts、より長いコンテキストウィンドウ、マルチモーダルなワークロード、新しいデコード手法は、メモリと通信のパターンを変える。
専用プロセッサが成功するかどうかは、そのアーキテクチャがこうした変化をまたいで有用であり続けられるかにかかっている。また、広く使われるモデルの進化に追随できるだけ迅速なコンパイラ更新も必要だ。
NVIDIAのプラットフォームは物理的な導入リスクを低減できるが、ソフトウェア採用を保証するものではない。開発者やクラウド事業者には、ワークロードをRaptorへ向ける理由が依然として求められる。
最も説得力のあるケースは、ユーザー当たりの低レイテンシ、競争力のあるエネルギー効率、そして容易なモデル導入を組み合わせたものだろう。いずれか一つでも弱ければ、利用率を制限しかねない。
購入者は、NVIDIAがRaptorを自社GPUや他の推論製品と並べてどのように位置付けるかにも注目すべきだ。技術面でのアクセスが同等でも、商業面での可視性まで同等になるとは限らない。
最後に懸念されるのは、プラットフォームの集中である。外部XPUをサポートすれば、顧客のプロセッサ選択肢は増える一方、ラックに関する意思決定のより多くがNVIDIAの影響下に置かれることになる。
この結果は、純粋なオープン化でも単純な締め出しでもない。競争は存続するものの、その舞台はますます共通化するインフラの境界内に収まる、重層的な市場だ。
d-MatrixとNVLink Fusionの協業が重要になるのは、Raptorが出荷可能で、測定可能で、広く利用できるサービスとしてその境界を越える場合だ。それまでは、その意義は戦略にある。
d-Matrixは、信頼できるラックがなければ、より優れた推論チップだけでは不十分だと受け入れた。NVIDIAも、専用プロセッサが自社のインフラ上の地位を弱めることなく、自社プラットフォームに参入できると受け入れた。
今後数カ月は、テープアウト、完全システムのベンチマーク、実名付き導入事例の順に注視したい。各マイルストーンは、このロードマップが製品へと変わりつつあるかを示すことになる。
インフラ購入者にとって有用な問いは、RaptorがすべてのGPUを打ち負かせるかではない。許容できない運用上の複雑さを増やすことなく、価値ある推論プロファイルを提供できるかを問うべきだ。その証拠によって、NVIDIAのラックがアクセラレータ選択の発射台となるのか、それとも新たな持続的依存の拠点となるのかが決まる。
