Marvellの2nm光技術、AIデータセンターネットワーキングの競争を激化

Marvellは、AIネットワークが1.6テラビット接続を超え、3.2テラビット世代へ移行する準備を進める中、初の2nm光技術の実証を公開した。Marvellの2nm光技術は、コンピューティングクラスター内の短距離リンクからデータセンター間接続まで、この移行の複数の領域をカバーする。ただしMarvellが発表したのは実証であり、顧客導入実績が公表された一般提供製品ではない。

この違いこそが本質だ。TSMCの2nmプロセスへ光信号処理を移行すれば、集積度とエネルギー効率を改善できる可能性がある。一方で、製造コスト、パッケージングの複雑さ、熱特性、信頼性、導入時期が自動的に解決されるわけではない。

Marvellが参入する市場も、すでに急速に進化している。Broadcomは3nm技術を採用した400ギガビット／レーンの光DSPを実証している。Nvidiaは、ネットワーキングシリコンの近傍に光エンジンを配置するスイッチを導入している。Marvellは、プロセスノードでの優位性を、ハイパースケーラーが認定し、製造し、大規模に運用できる製品へ転換しなければならない。

Marvellの2nm光技術は単一チップではなくポートフォリオ

Marvellは、距離、ネットワーク階層、セキュリティ要件の異なる用途に向けて設計された、連携型の光技術群を提示している。

同社は2026年9月20日、スペイン・マラガで開催されたEuropean Conference on Optical Communicationでこれらの実証を発表した。2nm optical demosは、AIデータセンター接続の重要な4分野に及ぶ。

第1は、400ギガビット／レーンのPAM4実証である。PAM4は4つの信号レベルを用い、送信シンボルごとに2ビットを符号化する。この手法により、信号周波数を同程度に引き上げることなく帯域幅を拡大できる。

Marvellはこのコンポーネントを、3.2テラビット光モジュールへの道筋として位置付けている。400ギガビット／秒で動作する8レーンのモジュールは、毎秒3.2テラビットに到達できる。これは、立ち上がりつつある1.6テラビット世代の総転送速度を2倍にする。

第2の実証は、800ギガビットのZRまたはZR+コヒーレント光接続とMACsecを組み合わせたものだ。コヒーレント光技術は、高度な変調と信号処理を利用し、より長距離の光ファイバーリンクでデータを伝送する。MACsecはEthernetリンク層でトラフィックを暗号化する。

この組み合わせが扱うのは、生の速度だけではない。ハイパースケーラーは、建物、キャンパス、地域施設の間に、ますます大容量のリンクを必要としている。光プラットフォームにリンク層セキュリティを統合すれば、一部のネットワーク設計では個別の暗号化ハードウェアの必要性を減らせる可能性がある。

Marvellはさらに、1.6テラビットZRとOバンドのcoherent-lite技術も披露した。ZRは標準化されたデータセンター・インターコネクト距離を対象とし、coherent-liteは短距離接続向けに複雑さを抑える。Oバンドは、低分散が伝送の簡素化に役立つ場面で一般的に使われる光ファイバー波長帯を指す。

これらのカテゴリーは、それぞれ異なる物理的な到達距離に対応する。また、「光インターコネクト」が単一の市場ではないことも示している。アクセラレータトレイ間の接続では、大都市圏をまたぐリンクとは異なる電力、遅延、距離の要件がある。

第4の要素は、Marvellのコパッケージド・オプティクス・プラットフォームである。コパッケージド・オプティクス（CPO）は、光エンジンをスイッチまたはアクセラレータチップの近傍に配置する。これにより、信号が光へ変換される前の電気的経路が短縮される。

Marvellは、このプラットフォームを200ギガビット／レーンのシリコンフォトニクスを用いて毎秒102.4テラビットで実証した。シリコンフォトニクスは、半導体製造技術によって光コンポーネントを作製する。これにより、光機能を従来のコンピューティングおよびネットワーキングシリコンに近づけられる可能性がある。

Marvellは、これらの実証をスケールアップ、スケールアウト、スケールアクロスのネットワーク全体で活用する計画だ。スケールアップリンクは、単一のコンピューティングシステムのように動作するプロセッサを接続する。スケールアウトネットワークは多数のサーバーやラックを結び、スケールアクロス接続は、より大規模なクラスターや拠点間の通信を拡張する。

したがって、この発表は単一の記録的コンポーネントにとどまらない。Marvellは、AIネットワーク全体にわたり、信号プロセッサ、光リンク、セキュリティ機能、パッケージング技術を供給しようとしている。

ただし、同社は実証したすべてのコンポーネントについて出荷時期を明らかにしていない。また、ポートフォリオ全体の生産顧客も特定していない。ハイパースケーラーは長期にわたる信頼性および相互運用性試験を通じてネットワーキングハードウェアを認定するため、これらの未公表事項は重要である。

このイベントは、技術実証の段階におけるMarvellの競争上の位置付けを変える。商業的な主導権は、何がサンプル出荷シリコン、認定済みモジュール、導入済みシステムへ移行するかに左右される。

AIネットワークが1.6Tから3.2Tへ移行する理由

その圧力は分散コンピューティングから生じている。ネットワークが十分に高速にデータを届けられないとき、高価なアクセラレータは有効な処理時間を失う。

現代のAIシステムでは、大規模なアクセラレータ群へ計算を分散させる。これらのプロセッサは、学習全体を通じてモデルパラメータ、中間結果、同期メッセージを交換する。推論クラスターでも、コンピュート、メモリー、ストレージ、ネットワーキングシステムの間で移動するデータ量は増え続けている。

アクセラレータは高速に演算を実行できるが、欠落したデータを補うことはできない。ネットワークの混雑や遅延により、高価なコンピューティングリソースが待機状態となる。そのため、通信性能はクラスター全体の実効性能の一部となる。

事業者は、400ギガビットモジュールから800ギガビット製品へ移行し、さらに1.6テラビット接続へと向かうことでリンク容量を拡大してきた。次の段階では、実用的なレーン数で3.2テラビットモジュールを支えるため、400ギガビット／レーンを用いる。

より高速な信号伝送は、電気的な問題を生む。信号は、回路基板、コネクター、ケーブルを通過する際に弱まる。それを復元するには、等化、リタイミング、誤り訂正、追加の電力が必要となる。

銅線は一般的で比較的単純なため、短距離では依然として有用だ。ただし、レーン速度の上昇に伴い、到達距離の制約は強まる。電気チャネルが電力および信号完全性の目標を満たせなくなると、光伝送をコンピューティングシステムのより近くへ配置する必要が生じる。

この移行により、光デジタル信号プロセッサの重要性が増す。DSPは高速伝送後の歪みを補正し、データを再構成する。より優れたプロセス技術により、小さな電力枠内により多くの処理を収められる可能性があるが、最終的な結果は設計とパッケージングに左右される。

TSMCによると、N2 processは、前世代ノード比で最大15%の速度向上、または30%の消費電力削減を実現する。また、密度は1.15倍超に向上するとしている。これらはプラットフォームレベルの比較であり、Marvellの完成した光製品に関する測定値ではない。

N2は、ゲートが積層された半導体チャネルを囲むゲート・オール・アラウンド設計であるナノシートトランジスタを採用する。この構造は、トランジスタ寸法の縮小に伴って電気的制御を改善する。制御性の向上により、リークを抑え、より低い動作電圧を支援できる可能性がある。

光DSPは、連続的かつ高速な計算を実行するため、こうした改善に適した候補だ。ロジック電力の低減は、送信ビットあたりに消費されるエネルギーを減らし得る。より高い密度は、制約のあるモジュール内でより多くのチャネルや機能を支えることもできる。

それでも、2nmという表記は信号処理シリコンに適用されるものであり、光経路全体を指すものではない。レーザー、変調器、光検出器、パッケージング、光ファイバー接続、電力供給、熱管理はいずれも不可欠である。小型化されたDSPが、その周囲にあるすべてのコンポーネントを小型化するわけではない。

3.2テラビットへの移行は、システム設計も変える。エンジニアは、プラガブルモジュール内、スイッチチップの隣、あるいはアクセラレータパッケージ内のどこに光技術を配置すべきか判断しなければならない。配置によって、保守性、冷却、コスト、障害分離が変わる。

プラガブル光学部品では、技術者が個々のモジュールを交換できる。コパッケージド設計は電気的経路を短縮する一方、光学部品を高価なスイッチングハードウェアにより密接に結び付ける。光エンジンが故障した際には、難しい運用上の問題が生じる。

Marvellは、単一の置換サイクルに賭けるのではなく、両方の道筋に対応している。同社の発表には、プラガブルコヒーレントシステム、従来型の光DSP技術、コパッケージド・オプティクスが含まれる。この幅広さは、AIネットワークが距離やワークロードに応じて異なるアーキテクチャを採用することを認識したものだ。

したがって、1.6Tから3.2Tへの移行は単なる速度向上ではない。シリコン、光学、パッケージング、セキュリティ、冷却、保守の変化を強いる。Marvellの機会は、これら複数の層を一体として供給できることにある。

主な競争はMarvell対Broadcom

Marvellにとって最大の課題は、2nmという主張を、Broadcomの確立された光学・ネットワーキングポートフォリオに対する測定可能な優位性へ変えることだ。

Broadcomは2026年3月、業界初の400ギガビット／レーン光DSPとしてTaurusプラットフォームを発表した。その400G optical DSPは3nm技術を採用し、1.6テラビットトランシーバーをサポートするとともに、3.2テラビットモジュールに備えている。

これにより、有用な比較が可能になる。Marvellは実証の基盤となるプロセスノードを強調している。Broadcomは製品投入時期、統合された光コンポーネント、そしてスイッチングシリコンにおける広範な地位を強調している。

より小さなプロセスは、ロジック電力を下げ、密度を高められる。ただし、モジュール全体の消費電力低減を保証するものではない。光フロントエンド、メモリー、アナログ回路、レーザー、パッケージング、冷却はいずれもシステム消費電力に寄与する。

BroadcomはDSPを自社のEthernetスイッチポートフォリオと連携させることもできる。この垂直的な展開力は、ハイパースケーラーが単体チップではなく完全なネットワークアーキテクチャを評価するため重要だ。スイッチのロードマップとの互換性は、認定や導入の判断に影響し得る。

Marvellは、光伝送距離全般にわたる異例の広範なカバレッジで対抗する。そのポートフォリオには、PAM4 DSP、コヒーレントデバイス、coherent-lite技術、シリコンフォトニクス、プラガブルモジュール、コパッケージド・オプティクスが含まれる。また、カスタムコンピューティングシリコンと高速インターコネクトの知的財産も開発している。

同社はECOCでの実証以前から、この2nmプラットフォームを構築してきた。2024年3月には、カスタムアクセラレータ、プロセッサ、スイッチ、インターコネクトデバイス向けの2nm infrastructure platformを発表した。

Marvellは2025年3月、動作する2nmシリコン知的財産を発表した。このマイルストーンには、垂直積層チップレット向けの高速ダイ・ツー・ダイ接続が含まれていた。この進展は、単発のカンファレンス試作機ではなく、複数年にわたるプラットフォームへの取り組みを示している。

同社の光技術ロードマップは、複数世代を経て進展してきた。Marvellは2023年に5nmの200ギガビット／レーンNova DSPを、2024年には3nmの1.6テラビットAraプラットフォームを導入した。2026年初頭には、2nmのLibra 800ギガビット・コヒーレントDSPを発表している。

この流れは、ある種のリスクを軽減する。Marvellは、初めて光ネットワーキングに参入するのではなく、既知の製品カテゴリーをより新しい製造プロセスへ適応させている。同社はすでに、コヒーレントリンクと短距離リンクの双方にわたるエンジニアリング経験を有している。

Broadcomは実行力を通じてなお圧力をかけ続けている。両社のどちらを選ぶか検討するハイパースケーラーは、サンプル供給の可用性、モジュールパートナー、エラー率、ビット当たりの電力、相互運用性、生産歩留まりを精査する。カンファレンスでの主張だけでは、こうした疑問に答えられない。

両社は同一ネットワーク内でも異なる部分で採用される可能性がある。あるプロバイダーがスイッチ用シリコンを供給し、別のプロバイダーがより長距離のリンク向けコヒーレントDSPを提供することもあり得る。競争の結果は、クラウド事業者やアーキテクチャ世代によって異なる。

Nvidiaも、今回の競争における主な対抗相手ではないものの、別の圧力要因を加えている。Nvidiaはネットワーキングとアクセラレータープラットフォームの統合を強めており、システムレベルの設計判断を主導できる立場にある。

同社の Spectrum-X Photonicsアーキテクチャには、1ポート当たり毎秒800ギガビット、128ポートを備える102.4テラビットのスイッチが含まれる。Nvidiaはまた、同様のポートを512基搭載する409.6テラビットのより大規模な構成についても説明している。

Nvidiaによれば、同社のCPO設計は光変換をスイッチ用シリコンの隣に配置することで、電気信号の損失を低減する。従来のプラガブル型アーキテクチャより電力効率が高く、故障箇所も少ないと同社は主張する。ただし、これらは依然として導入データによる検証が必要なベンダー側の主張である。

Marvellにとっての戦略的課題は明確だ。ハイパースケーラーは専門サプライヤーから部品を調達することも、統合型のNvidiaネットワークを採用することも、複数レイヤーにBroadcomのシリコンを使うこともできる。Marvellは、自社ポートフォリオがなぜより優れた経済性または柔軟性をもたらすのかを示さなければならない。

同社の2nmでの立ち位置には機会がある。十分早期に低消費電力デバイスを生産できれば、顧客は3.2テラビット接続への別の道筋を得る。競合他社が同等のシステムを先に出荷すれば、プロセスノードの優位性の重みは薄れる。

本当の鍵はビット当たりのエネルギー

Marvellの2nm戦略が意味を持つのは、AIクラスター内で各ビットを移動させるためのエネルギーと設備を削減できる場合に限られる。

データセンター運営者は、ネットワーキング速度を電力から切り離して評価できない。帯域幅を倍増させても、それに比例してより多くの電力を必要とする高速光リンクでは、インフラ制約の緩和にはほとんど寄与しない。

ビット当たりエネルギーは、送信する各ビットに対してシステムが消費する電気エネルギー量を測る指標である。この指標により、エンジニアは総容量が異なる世代を比較できる。ビット当たりエネルギーが低ければ、ネットワーク帯域幅を拡大しても、電力消費が同じ割合で増えるのを抑えられる。

デジタルロジックの微細化は、この指標を改善し得る。信号処理回路は、より低い電圧で動作したり、占有面積を小さくしたり、同程度の枠内でより多くの機能を実行したりできる。結果はアーキテクチャや動作条件に左右される。

Marvellは、ECOCで実演したすべての技術について、完全なビット当たり電力比較を公表していない。同社はこれらの技術を低消費電力と説明しているが、発表には独立して検証された測定値が欠けている。現時点では、効率性での優位は企業側の主張として扱うべきだ。

この仕組みはDSPにとどまらない。従来のプラガブルモジュールでは、電気信号はスイッチチップから回路基板を横断して伝わった後に受け取られる。高周波の電気信号は急速に劣化するため、この経路にはドライバーとイコライゼーションが必要になる。

CPOは、光エンジンをスイッチまたはアクセラレーター用シリコンの近くに置くことで、電気的な接続を短縮する。データはより早い段階で光となり、その後は実用的な距離にわたって損失の少ないファイバーを通って伝送される。これにより、変換前に必要な電気的処理を削減できる可能性がある。

トレードオフは保守に現れる。運用者は故障したプラガブルモジュールをスイッチ前面から取り外せる。一方、コパッケージ型システム内部で故障した光エンジンの交換には、より複雑な手順や、より大きな交換可能アセンブリが必要になる可能性がある。

パッケージ近傍では熱設計も難しくなる。大容量スイッチチップやAIアクセラレーターは相当な熱を発生させる。レーザーや光学部品は、ときには何年にもわたり、その環境で信頼性を保って動作しなければならない。

一部のCPO設計では、最も高温になるパッケージ領域の外部にレーザーを配置する。別の設計では、機能を別々の光学チップレットと電子チップレットに分割する。最適な構成は、到達距離、密度、冷却、保守要件に左右される。

Marvellの102.4テラビットCPO実演では、他で強調されている400ギガビットPAM4技術ではなく、レーン当たり200ギガビットのシリコンフォトニクスを使用している。これは実演内容の不整合を意味しない。ポートフォリオ内における成熟度と設計目標の違いを反映している。

レーン当たり400ギガビットの実演は、次世代モジュールを示唆する。レーン当たり200ギガビットのCPOプラットフォームは、より確立されたレーン速度を基にした大容量システムを示している。パッケージングが新たなリスクをもたらす場合、運用者は実証済みのシグナリング技術を好むことが多い。

セキュリティも別の仕組みを加える。Marvellの800ギガビットZR/ZR+実演には、Ethernetフレームの認証と暗号化を行うMACsecが統合されている。リンク層での暗号化は、アプリケーションに各物理接続の管理を求めることなく、トラフィックを保護する。

この機能は、別々の施設や共有インフラをつなぐリンクで重要となる。ただし、他レイヤーのセキュリティ制御を置き換えるものではない。ネットワークアーキテクチャには、依然としてアイデンティティ、アクセス管理、アプリケーション暗号化、運用監視が必要である。

coherent-liteの実演は、別の効率問題に対応している。フルコヒーレント光学技術は厳しい伝送距離や条件に対応するが、その処理には追加電力を要することがある。機能を絞った設計なら、長距離システムのすべての機能を搭載せずに、より短いリンクに対応できる。

このポートフォリオ戦略により、Marvellは信号処理を距離に合わせられる。短いリンクに不必要に複雑なコヒーレントシステムを使えば電力を浪費する。単純な直接検波光学技術を実用的な到達範囲を超えて使えば、信頼性や信号品質の問題を招く。

AIクラスターにとって最も望ましい結果は、複数のリンク種別にまたがる協調的な改善である。効率的なスケールアップリンクはコンピュートドメイン内の通信を高速化する。効率的なスケールアウトリンクはラックを接続し、セキュアなコヒーレントリンクは建物やキャンパスを結ぶ。

だからこそ、Marvellの発表は2nmというラベル以上の注目に値する。同社は単一のシリコンプラットフォームを複数のネットワーク境界に適用している。その成功は、これらの部品が一貫した運用上の優位性を提供できるかどうかにかかっている。

実演は導入にはまだ遠い

最大の不確実性は、Marvellが動作する2nmシリコンを示せるかではなく、顧客がそれを信頼性と経済性を両立して導入できるかどうかである。

半導体の実演が答えるのは限定的な問いである。選定された機能が管理された条件下で動作することを示す。商用採用には、再現性のある製造、完全なソフトウェアサポート、標準準拠、認定、供給可能性が必要となる。

歩留まりは一つの懸念事項である。歩留まりは、製造されたチップのうち仕様を満たす割合を測る。先端ノードは密度と効率を向上させ得るが、初期生産ではコストが高くなったり、設計制約が厳しくなったりする可能性がある。

パッケージングも別の障壁となる。光製品は、異なるプロセスで作られた部品を組み合わせる。デジタルロジックは最新ノードの恩恵を受ける一方、アナログおよびフォトニック要素には、その電気的または光学的特性に最適化された技術が使われる場合がある。

これらの部品を統合するには、正確な位置合わせと信頼性の高い接続が必要である。わずかなパッケージング欠陥でも、信号品質を損なったり、製品寿命を短縮したりする可能性がある。より複雑なアセンブリは、生産能力を制約することもある。

顧客認定には、公表される製品発表が示唆する以上の時間がかかることが多い。ハイパースケーラーは、温度範囲、トラフィックパターン、ファイバー条件、エラーシナリオ、長期運用期間にわたりデバイスを検証する。また、ファームウェアの挙動や診断ツールも評価する。

3.2テラビットシステムでは、相互運用性が特に重要になる。標準は電気インターフェース、光シグナリング、フォームファクター、管理、エラー処理をカバーする必要がある。周辺エコシステムが安定する前には、初期実装に差異が生じる可能性がある。

Marvellの発表は、確定的な量産スケジュールではなく実演について述べている。3nm代替製品に対する包括的な性能比較も示していない。また、クラウド顧客からの開示済みの数量コミットメントもない。

こうした欠落は技術を無効にするものではない。むしろ、なお必要な証拠を定義している。Marvellはロードマップと動作する部品を示したが、商用移行を完了したわけではない。

「業界初」という表現にも慎重な解釈が必要である。Marvellはこの主張を、2nmでの光学技術実演に限定している。Broadcomはすでに、3nmでレーン当たり400ギガビットの光DSP技術を実演している。

プロセスノードでの先行は、製品性能での先行と同義ではない。顧客は総消費電力、到達距離、エラー率、ポート密度、信頼性、納入スケジュールを比較する。ノードのブランディングは入力要素の一つに過ぎない。

Marvellのより広い事業エクスポージャーは、この賭けの重要性を高めている。データセンターは、カスタムシリコンとコネクティビティを含む同社の成長戦略の中核を占める。したがって、光学技術での実行力は複数の製品カテゴリーに影響する。

同社の規制当局向け提出書類は、PAM、コヒーレント、coherent-lite、CPO、シリコンフォトニクス、アクティブ電気ケーブル、PCIeリタイマーにわたる開発を記載している。この幅広さはクロスセルの機会を生む一方、実行上の要求も高める。

顧客はポートフォリオを段階的に採用する可能性がある。あるクラウド事業者は、MarvellのCPOプラットフォームを選ばずにコヒーレントDSPを認定するかもしれない。別の事業者は、スイッチを別の供給元から調達しつつ、同社の短距離光学技術を使う可能性がある。

このモジュール型の採用は、すべての部品が量産に達する前にMarvellが収益を得る助けとなり得る。同時に、2nmプラットフォーム全体の成功を一つの公開ローンチから測ることを難しくする。

そのため投資家は、カンファレンスでの発表を将来の市場シェアの証明として扱うべきではない。開発者やインフラ購入者も、3.2テラビットリンクが通常のエンタープライズネットワーク全体に直ちに現れると想定すべきではない。

初期導入は、おそらく大規模AIクラスターを持つハイパースケーラーに集中する。これらの企業は、早期認定を正当化するために必要なエンジニアリング資源と帯域幅需要を持つ。小規模な運用者は通常、コストと標準が成熟した後に新しいリンク世代を採用する。

短期的な問いは、光ネットワーキングの重要性が高まるかどうかではない。レーン速度とラック規模の増大は、すでにその方向性を支持している。問題は、どの実装が許容可能なコストと信頼性に最初に到達するかである。

Marvellは、5nm、3nm、2nmの発表を重ねることで技術的信頼性を確立してきた。次の証明は、製品、パートナー、運用データから得られなければならない。

Marvellの賭けが機能しているかを示す3つのシグナル

製品サンプリング、顧客認定、実測された効率が、Marvellの2nm光技術が展示用ハードウェアではなくインフラになるかどうかを決定する。

第1のシグナルは、レーン当たり400ギガビットDSPと関連する3.2テラビット製品の生産スケジュールである。Marvellは実演中心の表現から、サンプリング開始日、モジュールの供給開始時期、量産に関する見通しへ移行する必要がある。

明確なスケジュールは、2nmが商用化のタイミング面で優位性をもたらすという見方を強める。特にBroadcomが独自のレーン当たり400ギガビットのロードマップを進める中、出荷の節目を伴わない実演の繰り返しは、その主張を弱めるだろう。

第2のシグナルは、顧客またはパートナーによる検証である。実名のモジュールメーカー、スイッチベンダー、クラウド事業者は、その技術が認定段階に入りつつあることを示す。複数のサプライヤーとの相互運用性実演は、追加の証拠となる。

ハイパースケーラーのプログラムは機密であるため、顧客は当初匿名のままとなる可能性がある。それでもMarvellは、すべての購入者を明かさずに、設計採用、サンプリング活動、収益貢献を報告できる。

第3のシグナルは、独立して有用な性能データです。Marvellは、ビット当たりの消費電力、レイテンシ、到達距離、熱要件、定義された条件下でのエラーレート性能を開示すべきです。比較対象はデジタルロジックだけでなく、完成したモジュールまたはシステム全体を対象とする必要があります。

こうした測定により、2nmがネットワーク全体の経済性を実質的に改善するかどうかが明らかになります。また、特定の距離においてプラガブル、coherent-lite、co-packagedの各アプローチを購入者が比較する助けにもなります。

決算報告は補強材料になり得ます。コネクティビティ事業、光製品の売上、または開示されるdesign winの成長は、技術ロードマップと需要を結び付けます。財務結果だけでは技術的リーダーシップを証明できませんが、商業面での勢いを示すことはできます。

競合各社の反応も、この3つのシグナルを補完する有用な確認材料となります。Broadcomがプロセスノード移行を加速させたり、Nvidiaがサプライヤーとの提携を拡大したりすれば、市場が光統合の重要性を認めていることになります。競合システムが先に出荷されれば、Marvellの差別化は縮小します。

インフラチームにとって実務的な対応は、アーキテクチャの選択肢を残しておくことです。調達計画では、総エネルギー消費、保守性、セキュリティ、標準への対応、サプライヤーの多様性を比較すべきです。最小のプロセスノードが、必ずしも最良のシステム選択とは限りません。

開発者にとっても、ネットワーク効率は利用可能なコンピュートに影響するため重要です。アクセラレータ間リンクの高速化は同期遅延を減らし、クラスタの利用率を高める可能性があります。こうした改善は、トレーニング時間、推論の応答性、AIサービス運用コストに影響し得ます。

ナレッジワーカーが2nm光DSPを直接利用することはありません。それでも、より高速なAIサービス、より大規模な分散モデル、より利用しやすい推論容量を通じて、その影響を感じる可能性があります。こうした成果は、単一のコンポーネントではなく、システム全体に左右されます。

Marvellは、AIネットワーキングが向かう先について説得力のある技術的見解を示しました。光リンクはコンピュートにより近づき、400ギガビットのレーンが現実に近づきつつあり、ビット当たりのエネルギー消費が決定的な制約になりつつあります。

ただし、同社が競争の行方を決めたわけではありません。Broadcomは光DSPとスイッチングで強い地位を持ち、Nvidiaはますます統合されたアクセラレータネットワークを支配しています。Marvellは実行力によって採用を勝ち取らなければなりません。

次のサンプリング発表、最初の顧客認定、そして最初の比較可能な消費電力測定に注目してください。これらのシグナルを合わせることで、Marvellの2nm光技術が実運用されるAIインフラを変えるのか、それとも印象的なロードマップ上の目印にとどまるのかが分かるでしょう。