Microchipのデータセンター向けポートフォリオが拡充、ただし真の競争は統合にある
Microchip Technologyは10月12日、PCIe 6.0接続、NVMeストレージ、SmartRAIDアクセラレーションにまたがる3つの連携したアップデートにより、データセンター向けポートフォリオを拡充した。この発表には、64本のPCIe Gen 6レーンを備えたコンパクトなスイッチ、更新されたSSDコントローラー、NVMeアレイ向け保護機能の拡張が含まれる。争点は明確だ。高速なコンポーネントは重要だが、インフラ購入者は、それらのコンポーネントがどれだけうまく連携するかによってベンダーを評価する傾向を強めている。
Microchipのデータセンター向けポートフォリオは現在、AIサーバー内で情報を移動、保存、保護する複数のレイヤーに及んでいる。この幅広さにより、同じく統合型PCIe Gen 6接続スタックを推進するBroadcomのようなサプライヤーとのシステムレベルの競争に同社は臨むことになる。製品は互換的ではないが、両社の戦略は同じ設計課題を対象としている。
Microchipは、より広範なポートフォリオによって開発を簡素化し、導入を短縮できるとしている。ただし10月の発表は、独立したワークロード結果ではなく、仕様と機能の説明を提示している。購入者には依然として、本番規模における相互運用性、消費電力、障害復旧、管理を網羅する証拠が必要だ。
Microchipのデータセンター向けポートフォリオは現在、3つのボトルネックをカバーする
Microchipは、接続性、ストレージメディア制御、データ保護を1つのインフラ提案として結び付けている。
主力製品は、新しいSwitchtec PCIe 6.0 Low-Lane-Countスイッチだ。最大64レーンと32ポートを提供し、x2、x4、x8、x16の分割オプションを備える。分割は物理PCIe接続をより小さなリンクへ分けるもので、1つのスイッチで異なるレーン要件を持つデバイスに対応できる。
このスイッチは、Microchipの最高密度デバイスを収容できないプラットフォームを対象としている。より少ないレーン数は、非常に大規模なスイッチを使わずにPCIe 6.0を必要とするストレージシステム、コンパクトサーバー、インテリジェントエッジマシンに適する可能性がある。
Microchipは、このデバイスにダイレクトメモリアクセスも組み込んだ。DMAにより、接続されたハードウェアは、すべてのトランザクションをホストプロセッサーのソフトウェア経由でルーティングせずに情報を移動できる。同社によれば、この設計はピアツーピア転送におけるCPUの関与を減らす。
このスイッチは、同一データを複数のエンドポイントへ配信できるPCIe Multicastをサポートする。パーティショニングにより、接続リソースを独立して管理されるグループに分離することもできる。これらの機能は、複数のアクセラレーター、ストレージデバイス、ホストを含むシステムで重要となる。
セキュリティ機能には、ハードウェアのルートオブトラストとセキュアブートが含まれる。ハードウェアのルートオブトラストは、保護された回路内でIDと完全性の検証を支える。続いてセキュアブートが、デバイスの動作を許可する前に承認済みソフトウェアを検証する。
2つ目のアップデートは、MicrochipのFlashtec NVMe 5016コントローラーに関するものだ。NVMeは、PCI Expressを介して接続されるソリッドステートドライブ向けに設計されたストレージプロトコルである。このコントローラーはPCIe Gen 5製品にとどまるが、Microchipはセキュリティと可用性の機能を追加した。
強化されたコントローラーは、国家安全保障システム向けの耐量子保護の指針となることを意図したCommercial National Security Algorithm SuiteであるCNSA 2.0をサポートする。また、2つのデータパスで同一のストレージデバイスへ到達できるデュアルポート動作も備える。
デュアルポート接続は、1つのリンクが単一障害点となることを許容できないシステムに適している。また、冗長パスに作業を分散することも可能だ。Microchipはこの機能を、仮想化、サービス品質制御、プログラマブルな動作と組み合わせている。
3つ目のアップデートは、Adaptec SmartRAID 4300ファミリーを拡張するものだ。RAIDは、選択した構成に応じて、パフォーマンス、可用性、またはその両方のために複数のドライブを組み合わせる。SmartRAIDは、ホストCPUの外部でこれらのストレージ処理を実行するために専用アクセラレーションを利用する。
新機能には、ローカルまたはリモートのキー管理を備えた自己暗号化ドライブのサポートが含まれる。Microchipは、分散パリティを利用してドライブ障害に耐えるRAID 6およびRAID 60構成も追加した。
オペレーティングシステムのサポートは現在、Linux、Debian、Ubuntu、Windows 11環境をカバーする。その他の追加機能には、動的NVMe構成、永続イベントログ、ピアツーピア再構築が含まれる。StorageCore APIのサポートにより、顧客は管理機能をサードパーティソフトウェアまたはベースボード管理コントローラーに接続できる。
これらは関連するアップデートであり、単一のモノリシックなプラットフォームではない。スイッチはPCIe接続を管理し、FlashtecはSSD設計内部に搭載され、SmartRAIDはドライブ群を保護する。それらの組み合わせによる価値は、こうした境界をまたぐ統合に左右される。
Microchipのポートフォリオ発表によると、提供時期はデバイスによって異なる。共通のリリーススケジュールを示すのではなく、関心を持つ顧客には同社担当者または認定販売代理店へ連絡するよう案内している。
この違いは重要である。この発表はMicrochipが対応可能なシステム領域を広げるものだが、すべてのコンポーネントが検証済みのサーバー構成内で同時に出荷されることを意味するわけではない。
PCIe 6.0は信号品質をシステム全体の課題にする
PCIe 6.0はリンク速度を倍増させるが、その電気的要件により、ボード設計とコンポーネント間の協調はより難しくなる。
新しいSwitchtecデバイスは、各レーンで毎秒64ギガトランスファーで動作する。PCIe 6.0仕様によると、x16接続は双方向で最大毎秒256GBの帯域幅を提供できる。
PCIe 6.0は、4レベルパルス振幅変調、すなわちPAM4によってこの速度に到達する。従来のPCIe世代は2つの信号レベルを使用していた。PAM4は、4つの可能な状態を表現することで、1つの信号区間で2ビットを伝送する。
この効率化は同時に、有効な信号レベル間の電気的な距離を縮める。トレースがマザーボード、コネクター、ライザー、ケーブルをまたぐ際、ノイズ、損失、干渉の管理はより難しくなる。そのためPCIe 6.0は、前方誤り訂正と、flitと呼ばれる固定サイズのフロー制御ユニットを追加している。
その結果は、単に高速化されたソケットにとどまらない。サーバービルダーは、スイッチ、リタイマー、クロッキング、コネクター、ボード材料、ファームウェア、診断ソフトウェアを協調させなければならない。弱いリンクが1つあるだけで、システムが意図した速度や信頼性に到達できなくなる可能性がある。
Microchipの低レーン数設計は、この課題の一部に対処する。同社のより大型の160レーンスイッチを必要としないシステムに、Gen 6の選択肢を提供する。レーン数が少なければ、未使用容量に伴うボード面積や消費電力も削減できる可能性がある。
柔軟な分割により、このスイッチは混在デバイスのシステムにも適する。x16接続は、ある設計では1基のアクセラレーターに、別の設計では4基のx4ストレージデバイスに、さらに別の場所では2つのx8エンドポイントに対応できる。
統合DMAも、AIインフラがどのように変化しているかを示している。ストレージ、ネットワークインターフェース、アクセラレーターの間で情報を直接移動させることで、不必要なホストCPU処理を減らせる可能性がある。この手法は、アプリケーションタスク用にプロセッサー容量を維持するのに役立つ。
ただし、ピアツーピア転送がすべてのワークロードで自動的に高速化されるわけではない。性能はトポロジー、メモリマッピング、ソフトウェアサポート、システム内の他の場所における競合に依存する。データシートに記載された機能には、ワークロードレベルでの検証が必要だ。
Microchipは今回の発表以前から、隣接領域の不足を埋めてきた。劣化した高速信号を復元するデバイスである同社のXpressConnectリタイマーは、PCIe 6.0とCXL 3.1をサポートする。同社は、これらの製品についてピン間レイテンシーが12ナノ秒未満であると報告している。
リタイマー設計は、ChipLink診断ソフトウェアとも連携する。このツールはリンクテレメトリーとアイキャプチャーを表示し、エンジニアが信号品質を検査する助けとなる。
スイッチ、リタイマー、診断機能を組み合わせることで、Microchipはより包括的な接続性のストーリーを提示する。困難なリンクの両側にコンポーネントを提供し、共通のトラブルシューティング環境も提供できる。
それでも相互運用性の作業が不要になるわけではない。サーバーは依然として、多くのサプライヤーのプロセッサー、アクセラレーター、SSD、ネットワークアダプターを組み合わせる。Microchipコンポーネントの事前検証済みセットは、完成したマシンの一部分にすぎない。
Broadcomも同様のシステムレベルの方向性を追求している。同社のGen 6ポートフォリオには、144レーンスイッチ、リタイマー、ファブリック管理、診断機能が含まれる。Broadcomは、リタイマーのレイテンシーを6ナノ秒、CXL 2.0および3.1のサポートを記載している。
こうした公表値を単純なベンダー順位付けに使うべきではない。製品は構成、レーン数、想定される配置が異なる。共通のテストプラットフォームなしに1つの仕様を比較するより、エンドツーエンドの挙動の方が重要だ。
真の圧力は、信頼できる検証および管理のストーリーを持たず、単体のシリコンだけを提供するスイッチサプライヤーにかかる。PCIe 6.0の速度では、顧客は限界的なリンクが断続的な本番障害を引き起こす前に検出するためのツールを必要とする。
Microchipにとって、小型スイッチは同社の接続性環境に参入できるシステムの数を増やす。戦略上の問いは、サーバーメーカーが、スイッチ、リタイマー、診断機能にまたがる単一サプライヤーを、コンポーネントレベルの柔軟性よりも重視するかどうかだ。
NVMeセキュリティは購買判断の一部になりつつある
更新されたFlashtecコントローラーは、暗号学的な準備とフェイルオーバーを、任意のソフトウェア作業ではなくストレージアーキテクチャの中核として扱う。
Microchipの強化版NVMe 5016は、16チャネルのPCIe Gen 5 SSDコントローラーである。コントローラーは、SSD内部でNANDフラッシュ、ホスト要求、エラー訂正、ストレージ管理を調整する。その挙動は、性能、耐久性、セキュリティ、復旧可能性に影響する。
元の5016ファミリーは、エンタープライズおよびデータセンターのワークロード向けに位置付けられていた。10月のアップデートは、コントローラーをPCIe 6.0へ移行するのではなく、CNSA 2.0サポート、デュアルポート機能、関連するエンタープライズ制御を追加する。
この分離は理にかなっている。サーバーはPCIe 6.0スイッチングを使用しながら、以前のPCIe世代のデバイスに接続できる。後方互換性により、プラットフォームアーキテクトは、接続されるすべてのSSDが最新インターフェースを採用する前にファブリック容量を増やせる。
CNSA 2.0サポートは、別の時間軸に対応する。機密性が高く長期にわたり保持される情報を扱う組織は、将来の量子攻撃に耐えられる暗号アルゴリズムに備えなければならない。ストレージハードウェアは、その移行期と重なるほど長く運用されることが多い。
NISTは2024年、3つの主要な耐量子標準を最終化した。これらの標準は、鍵確立とデジタル署名を対象とする。NISTの移行ガイダンスは、組織に対して、暗号学的に意味を持つ量子コンピューターの登場を待つのではなく、量子耐性暗号の採用を開始するよう促している。
Microchipは、コントローラーのアップデートが顧客による新たな耐量子要件への準備を支援するとしている。この表現には正確さが必要だ。コントローラーのサポートは、ストレージサービス全体を量子安全にするものではない。
セキュアストレージは、ファームウェア署名、デバイスID、鍵生成、鍵の保管、オペレーティングシステム、管理ソフトウェアにも依存する。転送中のデータと保存データは、異なる暗号経路をたどる場合がある。
アルゴリズムの可用性と同じくらい、認定が重要になる。政府機関や規制対象の購入者は、検証済みの実装、承認済み構成、文書化されたキー管理プロセスを求めることが多い。サポートされる機能はコンプライアンスへの一歩であり、コンプライアンスそのものではない。
デュアルポート機能は、より差し迫った運用上の懸念に対応する。1つのホストパスに障害が発生しても、別のパスでドライブへのアクセスを維持できる。高可用性ソフトウェアは、利用可能なルート間でトラフィックを分散することもできる。
その利点は、システム全体の設計に左右される。両方のパスが別の単一障害点を共有している場合、冗長化されたコントローラポートの保護効果は限定的だ。ケーブル、スイッチ、電源ドメイン、ファームウェア、ホストソフトウェアはいずれも、最終的な可用性の水準を左右する。
サービス品質制御は、レイテンシーに敏感なタスクをバックグラウンド処理から分離できる。トレーニングチェックポイント、検索インデックス、データベース、一般ストレージが同じ物理リソースを共有する場合に重要となる。
仮想化サポートも同様に、コントローラ容量をホストやテナント間で分割できる。ただし購入者は、輻輳、メディアエラー、復旧イベントの際にも分離が予測可能に維持されるかを検証する必要がある。
柔軟なプログラマビリティにより、SSDメーカーはファームウェアとNANDの挙動で差別化する余地を得る。一方で、カスタマイズされた設計はそれぞれベースコントローラを超える変数を持ち込むため、認定作業も発生する。
したがってMicrochipの戦略は、より高速なSSDコンポーネントを販売することにとどまらない。同社は、コントローラをエンタープライズストレージ内のポリシーおよび信頼性の要点として位置付けようとしている。
課題は可視性だ。ハイパースケーラーは独自のストレージハードウェア、ファームウェア、テレメトリを開発することが多い。ほかの企業は完成システムを購入し、SSDコントローラを直接選択する機会がない場合もある。
多くのインフラチームがこの技術に触れる前に、Microchipはドライブメーカーとサーバーベンダーを説得しなければならない。設計採用、認定リスト、出荷済みシステムのほうが、機能発表より多くを明らかにするだろう。
SmartRAID 4300はピーク速度より運用を重視
SmartRAIDの強化は、ストレージ障害のコストが高くなる場面で重要な、障害対応、暗号化、管理性に焦点を当てている。
SmartRAID 4300は、AIおよびデータセンターのワークロード向けNVMe RAIDアクセラレータのファミリーとして発表された。ホストプロセッサから保護処理をオフロードしながら、直接接続されたNVMeドライブを管理できる。
RAID 6は、ドライブグループ全体に2組のパリティ情報を分散する。この構成は2台のドライブ障害に耐えられるが、保護水準の低い構成と比べると、利用可能容量と書き込み性能は低下する。
RAID 60は、複数のRAID 6グループをストライピングで統合する。各パリティグループの復旧ドメインを限定しながら、より大規模なアレイをサポートできる。正確な耐障害性は、どのドライブがどの位置で故障するかに依存する。
これらのモードが重要なのは、大容量ドライブによって再構築時の挙動がより重大になるためだ。失われた情報の再構築は帯域幅を消費し、残存デバイスに負荷をかけ、次の障害にさらされる期間を延ばす可能性がある。
Microchipのピアツーピア再構築機能は、再構築処理をストレージデバイス間でより直接的に移動させることを目的としている。CPUオフロードの増加はホストリソースを温存し得るが、購入者は実際の再構築中にアプリケーションレイテンシーへ与える影響を測定すべきだ。
動的NVMe構成は、管理変更時のサービス中断を減らすことを目指している。永続的なイベントログは、リセットやその他の中断をまたいで運用記録を保持する。こうした記録は、ライブテレメトリにすでに現れなくなった障害の診断に役立つ可能性がある。
自己暗号化ドライブのサポートは、互換性のあるストレージデバイスに暗号化処理を移す。ローカル鍵管理は閉じた環境に適し、リモート管理はより大規模なフリート全体で制御を一元化できる。
このアーキテクチャには固有のリスクもある。鍵を失えば正常なドライブでもアクセス不能になり、不適切な鍵ローテーションや脆弱な管理統制は、能力の高いハードウェアであってもその価値を損なう可能性がある。
StorageCore APIサポートは、目立たないながらも重要な追加機能の1つだ。APIにより、オペレーターやシステムベンダーはSmartRAID管理へプログラム可能な経路を得られる。
Microchipによれば、顧客はインバンドのホストアプリケーション、またはカスタマイズされたアウトオブバンドフレームワークを利用できる。インバンド管理は、ストレージハードウェアを介してオペレーティングシステム内で実行される。アウトオブバンド管理は別のコントローラを使用し、一部のホスト障害時にもアクセス可能な状態を維持する。
この柔軟性は、サーバーメーカーがSmartRAIDを既存の管理プラットフォームへ組み込む助けとなり得る。また、オペレーターが分断されたユーティリティを切り替える必要を減らすこともできる。
対応オペレーティングシステムの拡大により、この製品はより多くのラボや導入環境に対応する。Linux、Debian、Ubuntuには重複があるが、明示的なサポートは検証、パッケージ化されたドライバー、サービスコミットメントの面で依然として重要になり得る。
Windows 11のサポートは、従来型のラックサーバーを超えた領域を示している。ローカルNVMe保護が有用なワークステーション、開発システム、エッジ導入に対応できる。
この運用面への注力は、単純なスループット重視の発表とこの更新を差別化する。Microchipは、鍵の保管、構成変更、イベント調査、故障ドライブの復旧など、導入後に起こる事象に取り組んでいる。
それでも専用RAIDアクセラレーションは、ソフトウェア定義ストレージと競合しなければならない。現代のCPU、データ処理ユニット、分散システムは、従来型のアダプターなしで保護タスクを実行できる。
ソフトウェア方式は、ハードウェア調達を簡素化し、保護をノード間に分散できる。専用アクセラレーションは、予測可能なオフロードとローカル復旧を提供できる。正しい選択は、障害ドメイン、ワークロード規模、運用慣行に依存する。
したがってMicrochipは、生のRAID性能以上のものを証明する必要がある。購入者は、劣化運転、ファームウェア更新、鍵サーバーの停止、コントローラ交換の際にSmartRAIDがどのように動作するかを知る必要がある。
同社の年次提出書類では、ストレージコントローラ、メモリコントローラ、スイッチを重要なデータセンター製品群として挙げている。同社のinfrastructure portfolioは、NVMeアクセラレーション、SASおよびSATA接続、メモリ拡張、スイッチング、信号調整にまたがる。
この幅広さは、統合という訴求を支える。一方で、長いサーバーライフサイクル全体にわたり、互換性のあるソフトウェア、ファームウェア、セキュリティプロセスを維持しなければならない製品数も増える。
主な競争は統合インフラとベストオブブリード部品の間にある
Microchipは、協調したコンポーネントによって、顧客をクローズドなシステムに縛ることなくエンジニアリングリスクを低減できると見込んでいる。
データセンター構築者が単一のチップを孤立して選ぶことはほとんどない。ストレージまたはアクセラレータのプラットフォームでは、電気設計、ファームウェア、オペレーティングシステムのサポート、テレメトリ、復旧時の挙動が整合していなければならない。
複数の層をカバーするサプライヤーは、顧客に提供する前に組み合わせをテストできる。共通の診断ツールは、障害がコンポーネント境界をまたぐ場合の原因切り分けも短縮できる。
Microchipの10月のパッケージは、この需要に対応している。Switchtecがファブリックを扱い、FlashtecがSSDを制御し、SmartRAIDが保護されたドライブグループを管理する。XpressConnectリタイマーとChipLinkソフトウェアが環境を拡張する。
Microchipのデータセンターソリューション事業を率いるBrian McCarsonは、顧客は設計を簡素化しながら複数のインフラ課題に対応できるパートナーを求めていると述べた。この発言は同社の位置付けをよく表しているが、より広範な主張は顧客の成果によって独立して検証されてはいない。
主要な競合相手は、特定の1社ではない。構築者が各コンポーネントを独自に選び、統合を自ら実施するベストオブブリードモデルだ。
このモデルは、サプライヤー選択の自由を維持する。また、顧客が各システム要件に対して最も強力なコンポーネントを選べる可能性もある。大規模ハイパースケーラーは、このアプローチを魅力的にするエンジニアリング人員と購買規模を備えている。
統合調達は、小規模なシステムメーカーの調整コストを削減できる。1社のベンダーが、リファレンス設計、共通診断、より明確なエスカレーション経路を提供する場合がある。
トレードオフは、ポートフォリオ内の1コンポーネントが代替製品に後れを取る場合に現れる。顧客は、容易な統合が別の場所にある仕様、コスト、ソフトウェア上の優位性を上回るかを判断しなければならない。
Microchipは、リタイマーが単一ベンダーへの依存を減らすために共通のフットプリントガイドラインに従うとしている。PCIe自体もオープンな業界標準であり、これらの選択はマルチベンダーシステムを支え得る。
しかし、管理ツールとファームウェアのワークフローは依然として実務上の切り替えコストを生み出し得る。1つの診断環境を中心に訓練されたチームは、その環境に結び付いたスクリプト、ダッシュボード、運用知識を蓄積する。
セキュリティはその依存を強める。ルートオブトラストの実装、署名システム、鍵管理の統合は、ピン互換性をはるかに超える領域に及ぶ。コンポーネントの置き換えには、信頼チェーン全体にわたる再検証が必要になる可能性がある。
Microchipの幅広さが利点となるのは、ポートフォリオが1つの運用システムとして振る舞う場合に限られる。リリース内で製品名が並んでいるだけでは、その結果を示したことにはならない。
同社は特定の能力を示したが、いくつかの測定値は依然として示されていない。このリリースには、システム消費電力、ワークロードレイテンシー、障害復旧時間、ソフトウェア統合に必要な工数は記載されていない。
また、マルチベンダー設計との独立した比較も示していない。共通のハードウェアとワークロードがなければ、購入者は協調によって導入時間がどれほど短縮されるかを判断できない。
可用性も別の不確実性だ。同社はデバイスごとに提供時期が異なるとしており、協調したプラットフォーム認定を望む顧客の計画を複雑にする可能性がある。
ベストオブブリード方式にも不確実性がある。サプライヤーが1社増えるごとに、別のファームウェアスケジュール、サポートプロセス、同一標準に対する解釈が持ち込まれる。
PCIe準拠は、すべてのトポロジーにおける完全な相互運用性を保証しない。違いは、リセット処理、エラー報告、電源状態、管理動作の周辺で現れることが多い。
Microchipの提案は、こうした境界を対象としているため説得力がある。その成功は、孤立したコンポーネント仕様ではなく、完成システムから得られる証拠に左右されるだろう。
戦略の成否を示す3つのシグナル
次の証拠は、出荷プラットフォーム、復旧テスト、再現可能なシステム測定から得られるべきだ。
第1のシグナルは、サーバーおよびストレージメーカーによる採用だ。新しいSwitchtecデバイス、強化されたFlashtecコントローラ、または更新されたSmartRAID機能を搭載する実名のプラットフォームは、パートナーが実質的な認定を完了したことを示すだろう。
コンポーネントの発表は、設計サイクルの終わりではなく始まりとなる。購入者は、独立系メーカーによる対応デバイスリスト、リファレンスプラットフォーム、本番システムを注視すべきだ。
最も強い証拠は、正確な構成とソフトウェアスタックを特定するものとなる。曖昧なパートナーシップ表明よりも、ファームウェアとオペレーティングシステムのサポートが文書化された出荷済みマシンのほうが多くを明らかにする。
第2のシグナルは、障害時の挙動が検証されていることだ。SmartRAIDの新しい保護および管理機能は、ドライブ障害、コントローラ再起動、鍵サーバーの中断、稼働中の構成変更において測定されるべきである。
有用な結果には、再構築時間、復旧中のアプリケーションレイテンシー、CPU消費量が含まれる。また、ドライブ数、容量、RAIDレイアウト、ワークロードも説明すべきだ。
Flashtecのデュアルポート機能にも同様のテストが必要だ。フェイルオーバー結果では、アクセスがどれだけ速く復旧したか、アプリケーションがタイムアウトまたは破損した操作を観測したかを報告すべきである。
セキュリティ検証もこのカテゴリーに含まれる。顧客は、CNSA 2.0サポートに関する実装の詳細、認証状況、文書化された鍵管理境界を確認すべきだ。
第3のシグナルは、現実的なトポロジーと電力制約下におけるエンドツーエンドのPCIe 6.0性能だ。ピーク転送速度だけでは、スイッチ、リタイマー、世代の異なるエンドポイントにまたがるファブリックが安定したレイテンシーを維持できるかは示せない。
信頼できるテストには、リンクエラー、熱特性、持続的な輻輳下での挙動を含めるべきだ。また、ボードレイアウト、ケーブル経路、エンドポイント構成も特定すべきである。
比較では、新しい64レーンスイッチを、Microchipのより大規模なGen 6デバイスと区別して扱うべきだ。レーン数、ポート構成、想定するシステム規模はいずれも、性能と消費電力に影響する。
Broadcomをはじめとする接続性ソリューションのサプライヤーも、市場にとって別のシグナルとなる。検証済みの選択肢が増えればPCIe 6.0の採用は後押しされる一方で、Microchipの統合に関する主張は差別化が難しくなる。
Microchipが本番プラットフォームを確保し、再現可能なシステム実証を公開できれば、その統合ポートフォリオ戦略の説得力は増すだろう。採用がコンポーネント発表にとどまる場合、ベスト・オブ・ブリード型の統合のほうが優位性を維持する可能性が高い。
インフラチームは、1つの発表だけでベンダーを選ぶ必要はない。この発表を、トポロジー、フェイルオーバー、暗号化、管理、ソフトウェアサポートを網羅する認定チェックリストへと落とし込める。
Microchipのデータセンターポートフォリオは現在、そのチェックリストのより多くの項目を単一サプライヤーからカバーしている。次に問われるのは、これらの要素が実際の導入環境でエンジニアリングと運用のリスクを低減できるかどうかだ。
ベンダーには、コントローラー仕様だけでなく、完全な構成を求めるべきだ。ピーク性能に加え、性能劣化時の結果も要求する。そのうえで、統合に伴う負担を、チームが手放すことになる柔軟性と比較してほしい。
