Micron、Liqid、Microchipが示す、固定的なAIサーバーを超えるCXLの展開
Micronは、3社によるAIメモリ提携をうたうGoogle Newsの見出しに登場した。しかし、確認できる証拠が示すのは、より緩やかな業界内の連携である。Micron、Liqid、Microchipは、Compute Express Link市場の異なる領域を支えている。CXLは、プロセッサがコヒーレントなリンクを介して接続メモリやその他のデバイスにアクセスできるようにするオープンなインターコネクト標準だ。
この違いは重要である。正式な製品提携であれば、共同エンジニアリング、商業計画の共有、または統合システムを意味する。公開されている発表からは、3社間にそのような合意は確認できない。むしろ、特にFuture of Memory and Storage 2026を中心に、発展途上のCXL市場で互換性のある要素を訴求するベンダーの動きが示されている。
誇張された提携話がなくとも、根底にあるストーリーは重要だ。Micronはメモリモジュールを供給し、Liqidはファブリックのオーケストレーションおよびプーリングシステムを提供し、Microchipはコントローラーと接続コンポーネントを開発している。これらの層は一体となって、メモリが個々のマシンに閉じ込められた固定的なAIサーバーに対する、新たな課題を浮き彫りにする。
これは、Micron、SK hynix、Samsungの間で繰り広げられる、もう一つの高帯域幅メモリ競争ではない。対象となるのは、アクセラレータパッケージの外側で何が起きるかだ。CXLを支持する企業は、データセンターがメモリ容量を固定されたサーバー構成から切り離し、ワークロードが必要とする場所へ割り当てられるようにしたいと考えている。
構想は単純に聞こえる。しかし実装はそうではない。レイテンシー、プロセッサの対応状況、ソフトウェアポリシー、障害分離、アプリケーションの挙動が、プールされたメモリがAI導入を改善するかどうかを依然として左右する。
確認された出来事は、3社間の取引ではなくエコシステムのショーケース
Micron、Liqid、Microchipはいずれも同じCXLへの移行に参加しているが、排他的な3社提携を裏付ける確認済みの発表は存在しない。
最も明確な共通イベントは、カリフォルニア州サンタクララで8月4日から8月6日に開催されたFuture of Memory and Storage 2026だった。CXL Consortiumは出展企業としてMicronとMicrochipを挙げた。また、分離型メモリとAIインフラに焦点を当てたセッションでは、MicronとLiqidの登壇者も紹介している。
コンソーシアムのプログラムでは、大規模なCXLメモリ拡張システムとワークロードに関するセッションに、Liqid CEOのSumit PuriとMicronのAjay Joshiが登場した。別のプログラムでは、分離型メモリシステムを通じて高性能コンピューティングとAIワークロードを加速することについて、MicronのLuis Ancajasが発表者として記載された。
このイベントには、CXLでドル当たりのトークン数を高めることをテーマとしたパネルも含まれていた。公開されたCXL event programによると、このパネルにはAstera Labs、Micron、UnifabriXとともにLiqidが参加し、メモリプーリング、共有、階層化、AI推論向けキー・バリューキャッシュのオフロードなどが予定テーマに含まれていた。
Microchipは、出展企業として、またCXLメモリコントローラーの既存サプライヤーとして別途登場した。これらの参加は、オープン標準市場における協調的な関与を示している。Micron、Liqid、Microchipが共同で製品を投入したことを証明するものではない。
この差異はGoogle Newsの見出しによって曖昧になった。集約型の見出しは、複数の関連する展開を市場向けに分かりやすい一つの主張へ圧縮することが多い。このケースで「teams up」は、利用可能な一次情報が記録していない企業間関係を示唆している。
より正確な表現は、相互運用性に向けた連携である。MicronはCXLメモリ拡張ハードウェアを開発している。Liqidは、接続されたリソースをプールし、割り当てるシステムを構築している。Microchipは、メモリをプロセッサに接続できるコントローラーとスイッチング技術を供給している。
これらの役割は、パッケージ化されたシステムを生み出さずとも補完し合える。ホストプラットフォーム、ファームウェア、オペレーティングシステム、管理ソフトウェアがその構成をサポートしていれば、顧客は複数のCXLベンダーの部品を組み合わせられる。
したがって、このイベントが変えたのは企業構造よりも市場での可視性だった。CXLの異なる層を、同じAIインフラの議論へと持ち込んだのである。その結果、完全なコンポーザブルメモリスタックに何が必要かを、購入者はより明確に把握できる。
同時に、中心的な緊張関係も浮き彫りになる。オープン標準はマルチベンダーシステムを可能にするが、可能であることは、実稼働での相互運用性が検証済みであることとは異なる。購入者に必要なのは、隣接領域のサプライヤーによる並行したデモではなく、完全な構成での結果だ。
Google NewsがMicron、Liqid、Microchipを結び付けた理由
この見出しが3社をまとめたのは、それぞれがコンポーザブルメモリシステムに必要な3つの層を担っているためだ。
Micronは容量層を担う。同社のCZ120はCXLメモリ拡張モジュールであり、プロセッサの従来のマザーボードチャネルの外側にアドレス可能なメモリを追加する。Micronの文書では、CZ120は同社の第1世代CXL拡張製品と説明されている。
各CZ120はPCIe Gen 5 x8リンクを使用し、2つのDDR4メモリチャネルに接続する。Micronによると、1モジュールは最大256GBの容量をサポートする。この設計により、互換性のあるプロセッサは、搭載済みのデュアルインラインメモリモジュールが提供する以上のメモリにアクセスできる。
これは完全なプーリングではなく拡張である。ホストは追加容量を得られるが、複数ホスト間での動的な共有には、スイッチングと管理の層が必要になる。LiqidやMicrochipのようなサプライヤーが関わるのは、その層である。
Liqidはオーケストレーション層を担う。同社のMatrixソフトウェアは物理リソースを検出し、ワークロードのニーズに応じてサーバーへ割り当てる。同社のCXLシステムは、ホストアダプター、ファブリックスイッチ、拡張シャーシ、メモリデバイス、管理ソフトウェアを組み合わせている。
Liqidによると、EX-5410Cシャーシは10台のCXL Gen 5デバイスを収容し、最大20TBのメモリを提供できる。複数のシャーシでより大きなプールを形成することもできる。これらは独立した性能結果ではなく同社の仕様であり、導入時の挙動にはなお検証が必要だ。
Microchipは、制御と接続性の層により近い領域で事業を展開している。同社のSMC 2000およびSMC 2100ファミリーは、DDRメモリをCXL対応ホストに接続する。Microchipのcontroller portfolioによると、第2世代のSMC 2100はDDR5と強化されたエラー訂正をサポートする。
Microchipは2022年に、先行するSMC 2000ファミリーを発表した。同社は、毎秒32ギガトランスファーで動作する16レーンまたは8レーンのモデルを示した。また、ボード設計に応じて、一般的な接続モジュールは512GB以上を搭載できるとしている。
これらの層は、それぞれ異なる問いに答える。
Micronが答えるのは、「追加されるメモリ容量はどこから来るのか」だ。Liqidが答えるのは、「事業者は変化するワークロード全体でその容量をどのように割り当てるのか」だ。Microchipが答えるのは、「どのシリコンがメモリトラフィックを管理し、ホストへ確実に接続するのか」だ。
業界にはこの3つすべての答えが必要である。ソフトウェアのない拡張モジュールは、ほぼ固定的なリソースにとどまる。標準化されたハードウェアのないオーケストレーションには、制御すべきものがほとんどない。認定済みメモリおよびホストシステムのないコントローラーは、利用可能な市場を生み出せない。
この機能的な整合性が、おそらく見出しを生んだ理由だろう。しかし読者は、すべての製品が一緒にテスト済みである証拠と解釈すべきではない。Google Newsの掲載内容も、アクセス可能なソース資料も、共同認定された部品表を特定していない。
この区別は投資分析にも影響する。提携は優先サプライヤーや保護された収益を生み出し得る。オープンなエコシステムはより大きな潜在市場を提供するが、顧客は競合するモジュール、スイッチ、管理プラットフォームに切り替えることもできる。
CXLメモリは遊休容量をAIインフラの課題へ変える
実際の対象は、理論上のサーバーコンポーネント不足ではなく、活用されていないメモリだ。
従来のサーバーでは、プロセッサ、メモリチャネル、デュアルインラインメモリモジュールが固定構成として結び付けられている。事業者は導入前にその構成を選ぶ。通常の使用量がその水準を大きく下回っていても、ワークロードで予想されるピークに十分なメモリを搭載することが多い。
その結果、あるサーバーで容量が遊休化する一方、別のサーバーではさらに多くの容量が必要になる可能性がある。ワークロードの移動が有効な場合もあるが、データグラビティ、アクセラレータの配置、ライセンス、セキュリティポリシー、スケジューリング上の制約によって、その選択肢はしばしば限定される。
CXLは別の道を提示する。PCI Expressに基づくリンクを介してロード／ストア型のメモリトラフィックを伝送しながら、コヒーレンシーを維持する。これは、参加するプロセッサとデバイスがデータについて一貫した見解を保てることを意味する。
Type 3 CXLデバイスは、汎用プロセッサとして動作せずにメモリを公開する。この設計は、主な機能が容量提供である拡張カードやアプライアンスをサポートする。CXL 2.0は、より柔軟なリソース割り当てに必要なスイッチングとプーリング機能を追加した。
Micronの役割は、このアドレス可能な容量から始まる。同社のCZ120 analysisでは、頻繁にアクセスされるページをプロセッサの近くに維持する階層型アプローチを説明している。あまり活動的でないページは、拡張メモリへ移動できる。
この階層構造はストレージの階層化に似ているが、性能上の距離は異なる。ローカルメモリは最も高速な層であり続ける。CXL接続メモリはより遠い位置にあり、リンク、コントローラー、スイッチ、メディアによる遅延が加わる。通常のメモリアクセスにおいて、ストレージは依然としてはるかに低速だ。
AI推論サーバーは、大規模なキー・バリューキャッシュに追加層を利用できる。キー・バリューキャッシュは中間的なアテンションデータを保存し、モデルが生成中に以前のトークンを再計算しないようにする。より大きなキャッシュは、より多くの同時リクエストや長いコンテキストをサポートできるが、大量のメモリを消費する。
検索システムも別の例となる。ベクトルインデックス、埋め込み、頻繁にアクセスされるデータベースページは、ローカル容量を超える可能性がある。より多くのワーキングセットをメモリ内に保持すればストレージトラフィックを削減できるが、性能はアクセスパターンに依存する。
科学技術計算、グラフ分析、インメモリデータベースも同様の制約に直面する。有用なデータセットは、1台のサーバーで経済的に搭載できる容量を超えて拡大し得る。CXL層は、メモリチャネルを増やすためだけにプロセッサをアップグレードすることなく、アドレス空間を拡張できる。
プーリングは、フリート全体に関わる提案を加える。すべてのホストにピーク容量を搭載する代わりに、事業者は共有リソースを維持し、需要に応じて割り当てる。Liqidのcomposable memory資料では、ユーザーインターフェース、コマンドライン、またはアプリケーションプログラミングインターフェースを通じた割り当てを説明している。
その利点は、ピークが異なる時期に発生することに依存する。すべてのサーバーが同時に最大容量を必要とする場合、プーリングは根底にある需要を取り除かない。需要のパッケージングと管理方法を変えるだけだ。
これが、従来のサーバー設計に圧力をかける理由である。データセンターは歴史的に、サーバーの一部としてメモリを購入してきた。CXLにより、メモリをストレージやネットワーク容量に近い、個別に拡張可能なインフラリソースとして捉えられるようになる。
真の競争相手は別のメモリベンダーではなく、固定的なサーバー
MicronのCXLへの取り組みは、SamsungやSK hynixとの競争よりも、固定されたリソース所有のあり方に対して直接的な挑戦となる。
Micronは、DRAM、NAND、高帯域幅メモリでこれらの企業と引き続き激しく競争している。HBMスタックはAIアクセラレータの近くに配置され、非常に高いデータレートを実現する。大半のCXL拡張システムとは、階層内の異なる位置を担う。
CXLは、アクセラレータを多用するトレーニングシステムでHBMを置き換えるものではない。リモートメモリ層は、GPUの隣に実装されたメモリの帯域幅とレイテンシには及ばない。両者を直接の代替技術として扱うことは、アーキテクチャを誤って表現することになる。
むしろCXLは、不足しがちなローカル容量を補完できる。アクセス頻度の低いモデルデータ、キャッシュエントリ、データベースページ、チェックポイント、あるいは補助データセットを保持できる。どの情報をプロセッサの近くに置き、どの情報が低速な層を許容できるかは、ソフトウェアが判断する。
この構成は、各マシンがすべてのメモリを恒久的に所有しなければならないという前提を弱めるため、静的なサーバー構成に圧力をかける。サーバーは固定容量の上限を持つ閉じた箱ではなく、ファブリックの参加者となる。
Liqidは、この主張を明確に打ち出している。同社のシステムはリソースを個々のホストから切り離し、ソフトウェア経由で割り当てる。少なくともサポートされる構成内では、管理者はワークロード完了後に容量をプールへ戻せる。
Microchipのコントローラも、別の側面から同じアーキテクチャ上の転換を支える。信頼性、エラー訂正、テレメトリ、セキュリティ機能を処理しながら、CXLトラフィックをDDRメモリへのアクセスへ変換する。
オープン標準は、各レイヤーに複数の競合企業が参入する余地を生み出す。Samsung、SK hynix、Astera Labs、Marvell、XConn、MemVerge、UnifabriXなどのサプライヤーは、CXL関連のハードウェアまたはソフトウェアを開発している。IntelとAMDは、異なるレベルのCXLサポートを備えたホストプロセッサを提供している。
CXL Consortiumのresource libraryは、その広がりを示している。Micron、Microchip、Samsung、Astera Labs、Intel、AMD、その他ベンダーによるデモが含まれる。市場は、単一の垂直統合スタックではなく、相互運用性を軸に形成されつつある。
これは買い手に交渉力を与える。製品が準拠性および相互運用性テストを通過することを前提に、共通プロトコルは独自インターコネクトへの依存を減らせる。顧客はメモリデバイス、スイッチ、コントローラ、管理ソフトウェアを、それぞれ独立した購買判断として評価できる。
同時に、ベンダーにとっての支配力は弱まる。MicronはCXLを通じてより多くの容量を販売できるが、競合するメモリサプライヤーも同じソケットを狙える。Liqidはリソースをオーケストレーションできるが、代替のファブリックマネージャーがその役割を争える。Microchipも他のコントローラおよびスイッチベンダーと競合する。
静的サーバーは、このより広範な変化を捉えるため、依然として最も有用な対比対象である。従来モデルでは、メモリが不足すれば顧客はサーバーを交換または拡張する。コンポーザブルモデルでは、顧客はファブリックを通じて容量を接続し、プログラムによって割り当てられる。
この移行があらゆる場所で起きるわけではない。小規模な導入では、シンプルな直接接続構成が好まれる可能性がある。需要が一定のワークロードでは、動的な再割り当てによる利点は小さい。均一な低レイテンシに依存するアプリケーションは、メモリ層をまたぐと性能が低下する可能性がある。
CXLが有力になるのは、容量需要が時間、ホスト、またはワークロードの段階によって変動する場合だ。AI推論は、コンテキスト長、リクエスト量、モデルサイズ、キャッシュ要件が大きく変動し得るため、多くの従来型アプリケーションよりこのパターンに適している。
CXLメモリの訴求が証明しないこと
ベンダーのデモは技術的な方向性を示すが、本番規模での性能、信頼性、運用コストを確定するものではない。
最初の不確実性はレイテンシだ。プロセッサは専用メモリチャネルを通じてローカルDRAMにアクセスする。CXLトラフィックはホストインターフェースを通過し、コントローラ、スイッチ、外部メディアを経由する場合がある。
各段階で遅延が加わる。だからといって拡張メモリが使えないわけではないが、そこに配置すべきデータの種類は変わる。不適切な配置は、容量の改善を性能ペナルティに変えかねない。
Micron自身の技術資料は、メモリ階層を重視している。頻繁に再利用される領域はプロセッサの近くに維持し、活動頻度の低い領域は拡張層に置くべきだ。そのためシステムには、正確なページ配置と移行ポリシーが必要となる。
ソフトウェアの挙動が二つ目の不確実性である。オペレーティングシステムはCXLメモリを認識できるが、認識だけでアプリケーションが最適化されるわけではない。管理者には、割り当て、監視、フェイルオーバー、リソース回収のポリシーが必要だ。
メモリを予測可能に割り当てるアプリケーションもある。一方で、不規則なアクセスパターンを生み出し、ホット領域とコールド領域への分割が難しいものもある。人工知能ワークロードも、モデル読み込み、プロンプト処理、トークン生成、キャッシュ退避の間で挙動が変化し得る。
三つ目の不確実性は相互運用性だ。標準はプロトコルの挙動を定義するが、本番システムは依然として特定のプロセッサ、ファームウェアバージョン、スイッチ、コントローラ、メモリモジュール、カーネル、オーケストレーションツールを組み合わせる。
CXL 3.1の支持企業は、メモリコンポジション、プーリング、ファブリック管理を戦略目標として説明した。support statementsは、考え得るすべてのマルチベンダー構成を認証したものではない。
この隔たりは、Micron、Liqid、Microchipによるチームアップとされるものにとって重要だ。統合ベンチマークでは、ホストプロセッサ、Micronモジュール、Microchipコンポーネント、Liqidファブリック、ソフトウェアバージョン、ワークロード、ベースラインを特定する必要がある。入手可能な見出しには、こうした詳細が一切ない。
障害ドメインも別の懸念を生む。1台のサーバー内のメモリは故障しても、他のすべてのホストを直接中断させることはない。共有ファブリックはリソースを集約するため、コントローラ、スイッチ、ファームウェア、管理の障害による影響を拡大する可能性がある。
ホスト間でもセキュリティ分離を維持しなければならない。プーリングシステムは、あるテナントまたはワークロードが別のワークロードのメモリに到達することを防ぐ必要がある。認証、アクセス制御、デバイス割り当て、セキュアファームウェア、データ消去はいずれもメモリアーキテクチャの一部となる。
CXL 3.1ではセキュリティとファブリックが改善されたが、実装品質は依然としてベンダーの責任である。買い手は、システムがどのようにメモリを分離し、残存データを処理し、ファームウェア更新を適用し、リンクまたはスイッチの障害後に復旧するのかを確認すべきだ。
経済性も自動的に得られるものではない。プーリングは遊休容量を減らせる一方、ファブリックにはアダプタ、スイッチ、シャーシ、ケーブル、ソフトウェア、サポート、運用上の複雑さが加わる。適切な比較では、メモリモジュールを従来のデュアルインラインメモリモジュールと比べるのではなく、これらの構成要素を含める必要がある。
エネルギー使用量にも同様の注意が必要だ。利用率の向上により、十分に活用されていないサーバーの数を減らせる可能性がある。しかし、外部メモリシェルフとファブリックハードウェアも電力を消費する。最終的な結果は、プロトコル単体ではなく、ワークロードの統合と利用率に左右される。
これらの問題はCXLを否定するものではない。デモをインフラ導入の意思決定へと進める前に必要な証拠を定義するものだ。
AIメモリの買い手に必要なのはコンポーネントの主張ではなく、ワークロードの結果
CXL導入の次の段階は、完全なシステム全体で再現可能なワークロード測定によって決まる。
容量仕様は出発点を提供する。MicronのCZ120はモジュール当たり最大256GBをサポートし、Liqidはマルチテラバイトのシャーシからさらに大規模なコンポーズドプールまでのシステムを訴求している。MicrochipはDDR4およびDDR5接続メモリ向けのコントローラ機能を示している。
これらの数値は、製品が何を接続できるかを示す。アプリケーションが何を得るかは示していない。買い手には、現実的な条件下でのスループット、テールレイテンシ、消費電力、障害復旧、利用率の結果が必要だ。
AI推論テストでは、プロンプト処理とトークン生成を分けるべきである。プロンプト処理は高い計算スループットの恩恵を受けることが多い一方、トークン生成はメモリ移動とキャッシュアクセスに敏感になる場合がある。単一の平均結果は、異なるボトルネックを隠しかねない。
テストではコンテキスト長と同時実行性も変化させるべきだ。モデルとアクティブなキャッシュがローカルメモリに十分収まる場合、CXL層の価値はほとんどないかもしれない。その利点は、容量制約がキャッシュ退避、ストレージアクセス、または同時実行性の低下を招く場合に、より明確になる。
検索拡張生成も有用なテストとなる。RAGは、モデルと文書またはデータベースからの外部検索を組み合わせる。より大きなメモリ層は、より多くのインデックスデータをプロセッサの近くに保持できるが、不規則なルックアップはレイテンシのペナルティを露呈させ得る。
データベースおよび分析ベンチマークでは、どのページがローカルメモリと接続メモリに置かれているかを報告すべきだ。この情報がなければ、読者は結果が効果的なティアリングを測定しているのか、有利なデータセット配置を測定しているのか判断できない。
買い手には比較ベースラインも必要だ。有用な選択肢には、より多くのローカルDRAMを備えたサーバー、より大型のサーバー、NVMeベースの層、ワークロードをノード間に分散するクラスタが含まれる。CXLは、運用者が利用できる現実的な代替策に対して正当性を示さなければならない。
管理オーバーヘッドも評価に含めるべきである。ファブリックによってハードウェア割り当てをプログラム可能にできるとしても、誰かがポリシーを定義し、障害に対応しなければならない。Kubernetes、Slurm、仮想化システム、可観測性ツールとの統合は、運用上の結果に影響する。
オープンなエコシステムは、機会と負担の両方を生む。顧客は単一の独自スタックを購入する代わりに、専門製品を組み合わせられる。しかし、障害がベンダーの境界をまたぐ際に、完全な構成を誰がサポートするのかも判断しなければならない。
公開された認定リストは、その不確実性を減らすだろう。ベンダーは、テスト済みのプロセッサ世代、サーバーモデル、ファームウェアバージョン、カーネル、スイッチ、モジュール、オーケストレーションリリースを特定すべきだ。標準の横に置かれたロゴだけでは不十分である。
独立したベンチマークは、さらなる信頼を加える。ベンダーの測定結果は有用な調査の手掛かりとなるが、テスト手法、構成、制約は可視化されなければならない。結果には、慎重に選ばれた成功事例だけでなく、不利なワークロードも含めるべきだ。
この要件は見出しに直接当てはまる。Micron、Liqid、Microchipをチームと呼ぶ前に、読者は名称が明示された共同システム、共同発表、または共同執筆の検証レポートを探すべきである。それまでは、「同じCXLエコシステムの参加者」という表現が裏付けられた記述にとどまる。
CXLの連携が重要かどうかを示す三つのシグナル
次に得られる証拠は、CXLが導入可能なAIメモリ層になりつつあるのか、それとも有望なコンポーネント群のままなのかを明らかにするはずだ。
第一のシグナルは、共同で認定された構成である。Micron、Liqid、Microchip、またはそのサーバーパートナーは、名称が明示されたコンポーネントとサポート対象ソフトウェアを含む完全なシステム設計を公開する必要がある。
その文書では、テスト済みのデータパスにMicrochipシリコンが含まれるか、LiqidがMicronモジュールを管理するか、どのプロセッサがその構成をサポートするかを明確にすべきだ。共同のリファレンスアーキテクチャは、パートナーシップという解釈を強める。別々の発表が続けば、その解釈は弱まる。
第二のシグナルは、本番ワークロードのデータである。最も有用な結果は、AI推論、検索、データベース、ハイパフォーマンスコンピューティングのワークロード全体で、ローカルメモリのみの場合とCXL拡張またはプーリングを比較するものだ。
その結果には、容量、スループット、中央値レイテンシ、テールレイテンシ、エネルギー、利用率を含めるべきである。また、ページ配置とワークロードのフェーズも説明すべきだ。完全なアプリケーション全体でより良い結果が示されれば、静的サーバーに対する主張が強まる。
第三のシグナルは、イベントデモを超えた再現可能な導入である。名前が明示された顧客、サポート対象のサーバープラットフォーム、公開された認定マトリクスは、CXLシステムが通常の運用条件に耐えられることを示す。
本番環境の証拠は、ファームウェア保守、ファブリック障害、セキュリティ分離、監視、マルチベンダーサポートに対応すべきだ。プロセッサ、コントローラ、スイッチ、モジュール、管理レイヤーが予期せず動作した場合、誰が問題を所有するのかを買い手は知る必要がある。
より広いメモリ市場の動向も重要になる。Micron、Samsung、SK hynixはAI向け製品の拡充を続ける一方、コントローラーやファブリックのベンダーはその周辺での立ち位置を競っている。競争の活発化は選択肢を増やし得るが、初期導入の分断を招く可能性もある。
CXLの方向性はすでに明確だ。この規格は、メモリを1台のサーバーという固定的な境界の外へと拡張しようとしている。残る疑問は、購入者がその柔軟性を日常的なインフラとして扱えるようになるまでに、どれほどの時間がかかるかである。
開発者にとって、当面の意味合いはアーキテクチャにある。メモリレイテンシーが一様であることを前提とするアプリケーションでは、プロファイリングや配置制御が必要になるかもしれない。システムチームは、レイテンシーに敏感なデータセットと、主に容量を必要とするデータセットを見極めるべきだ。
企業の購入担当者は、両極端を避けるべきである。CXLを退ければ、メモリを個別にスケールできるようになるという信頼できる変化を見落とすことになる。一方で、あらゆる効率向上の主張を受け入れれば、新たなファブリック層のコストと複雑さを軽視することになる。
Google Newsの見出しは関係企業を捉えていたものの、それらの関係性を誇張していた。より重大なストーリーは、簡潔にはまとめにくい。Micron、Liqid、Microchipは、メモリがプールされたインフラになり得るオープンな市場の構築を後押ししている。
最初に公開される、共同サポートの構成を注視し、自社のワークロードで検証してほしい。ベンダーがその証拠を提示できない場合、現在の連携は完成したAIメモリプラットフォームではなく、ロードマップとして捉えるべきだ。
