PanmnesiaのCXLスケールアップ・ファブリック、AIサーバーをラックの枠を超えて拡張
Panmnesiaは、これまでCXLの導入を制約してきた電気的な距離の限界を越え、ラック間でコヒーレント通信を広げるCXLスケールアップ・ファブリックを提案した。この設計では、CPU、アクセラレーター、メモリーをより大きな共有ドメインに配置する。著者らによれば、ある構成では960基のアクセラレーターを含められるという。
これは、現在サーバーに導入されつつあるメモリー拡張製品よりも、Compute Express Link（CXL）に野心的な役割を求めるものだ。CXLは、ハードウェアがデータ整合性を維持しながら、プロセッサーとデバイス間でメモリーを共有できるようにするオープンなインターコネクトである。PanmnesiaとMetaの研究者2人は、こうしたセマンティクスをAIデータセンターのより広い範囲へ拡張できるかを問うている。
この提案は、Metaがこのようなファブリックを導入する計画を持つことを示すものではない。また、960基のアクセラレーターを備えた完全なシステムが本番ワークロードを実行していることも示していない。実際の競争軸は、ハードウェアによるコヒーレントなスケールアップと、現在ラック間のリソース接続に使われているEthernetやInfiniBandネットワークとの間にある。
PanmnesiaのCXLスケールアップ・ファブリックがラック境界を再定義する
この提案は、ラック境界をコヒーレントなコンピューターを恒久的に区切る境界ではなく、エンジニアリング上の制約として扱う。
このアーキテクチャーは、2026年8月10日にNature Reviews Electrical Engineeringでオンライン公開されたレビュー論文で紹介された。著者10人はPanmnesiaに所属し、Kayvon ShakeriとHan WangはMeta Infraに所属している。
CXLスケールアップに関するレビューは、「1チップのような」データセンターを描いている。この表現は、ラックが文字通り1つのプロセッサーになることを意味しない。共有アドレッシングや順序付けられたトランザクションなど、チップレベルで一般的な性質を、より大きな物理システム全体に持ち込むことを指す。
現在の本番サーバーの多くは、比較的固定的なノードを中心にリソースを構成している。ホストプロセッサーがローカルメモリーを所有し、短距離の電気リンクを介してアクセラレーターに接続する。ワークロードがサーバーまたはラックの境界を越えると、EthernetまたはInfiniBandがデータを移動させる。
このモデルは非常に大規模なクラスターへ拡張できるが、リモート通信はローカルメモリー操作とは異なる振る舞いをする。ソフトウェアはメッセージを準備し、ネットワークスタックを介してデータを移動させ、コピーや同期を調整しなければならない。輻輳や経路の変化も、完了時間の変動を生む。
提案されたファブリックは、より広い範囲でメモリーのようなアクセスを維持しようとする。高度に接続されたノンブロッキング・スイッチ、リンク加速ユニット、ファブリックコントローラーを組み合わせる。これらのコンポーネントは、トラフィック、コヒーレンシー、リカバリー、リソース配置を調整する。
Panmnesiaによれば、レビュー対象の構成ではCPUが16基のアクセラレーターを直接調整でき、参照構成の2基と比べて増加する。著者らはまた、最大960基のアクセラレーターを含むコヒーレンス・ドメインについても説明しており、これは引用された参照プラットフォームのおよそ13倍に当たる。
コヒーレンス・ドメインとは、一貫したメモリーの見え方を共有するコンポーネント群である。あるデバイスがキャッシュ済みデータを変更すると、システムは他の参加者が古いバージョンを使い続けないようにする。この挙動を拡張すればソフトウェア側の調整の一部を減らせるが、インターコネクトはより多くの状態を担うことになる。
著者らはさらに、サーバー間で数百ナノ秒のラウンドトリップアクセスを見積もっている。従来のネットワークベースの経路はマイクロ秒単位で動作する場合がある。これらの数値は、完全に構築されたデータセンターで独立にベンチマークされた性能ではなく、このアーキテクチャーが意図する効果を示すものだ。
この違いは重要である。提案は既存の技術的な流れを拡張しているが、最大構成は依然として設計目標にとどまる。物理コンポーネントとデータセンター全体のシステムは、異なる検証段階にある。
AIインフラに高速アクセラレーター以上のものが必要な理由
AIサーバーには、導入済みの計算能力、メモリー、帯域幅が同じ比率で拡張されることはほとんどないという圧力がかかっている。
AIのトレーニングと推論では、大規模なワークロードに必要なすべてのモデル、アクティベーション、キャッシュを単一のアクセラレーターに収められないため、処理をプロセッサー間に分割する。アクセラレーターを追加すれば理論上の計算能力は増えるが、デバイスはパラメーター、中間結果、メモリー内容を継続的に交換する必要がある。
大規模言語モデルの推論は、とりわけ深刻なメモリー問題を抱える。アクティブな各シーケンスは、後続トークンの生成に必要なアテンションデータを保持するキー・バリュー・キャッシュを作成する。モデル自体が変わらなくても、長いコンテキストと同時利用者数の増加によってキャッシュは膨らむ。
運用者は、CPU、メモリー、アクセラレーターの比率が固定されたサーバーを購入できる。しかし、追加メモリーを必要とするワークロードでは、十分に活用されない追加の計算能力まで取得せざるを得ない場合がある。逆に、あるノードの余剰メモリーは、別の場所でメモリー不足に陥っているジョブにはほとんど役に立たない。
CXLプーリングは、こうした購入判断の一部を切り離す。たとえばCXL Type-3デバイスは、別の汎用サーバーとして動作することなく、ホストにメモリーを公開する。スイッチングにより、すべてのリソースを1台のマシンに恒久的に割り当てるのではなく、複数のホストがプールへアクセスできるようになる。
Metaはすでに、より限定的な本番利用を説明している。同社のVistaraプロジェクトは、カスタムCXLメモリー拡張チップを通じて、回収したDDR4メモリーを新しいサーバーに接続する。ISCA 2026で示された結果によれば、評価した分散推論ワークロードでは必要なサーバー数が最大25％減少した。
Metaはまた、ある分散キャッシュのワークロードで平均クエリー処理時間が約29％短縮されたと報告した。これらの結果は、サーバー内における実用的なメモリー拡張に関するものである。Panmnesiaの完全なラック間アーキテクチャーを検証するものではない。
それでもVistaraは、より広範な提案を真剣に検討する重要な理由を与えている。CXLはもはや有用なハードウェアを待つだけの仕様ではない。ハイパースケーラーは、コヒーレントなメモリー拡張が本番環境でサーバー数とワークロード性能を変え得ることを示した。
Panmnesiaは、この道筋のもう一方を追求してきた。同社は、CXLが接続できるデバイス数を増やすことを目的としたコントローラーおよびスイッチング技術を開発している。ISCA 2026では、低レイテンシー・コントローラーとポートベース・ルーティング・スイッチのシリコン結果を発表した。
シリコン評価では、最大64ノードに達する構成で安定動作が報告された。この結果はPanmnesiaのコントローラーおよびスイッチ研究に関するものであり、提案された960アクセラレーター構成の導入に関するものではない。
MetaとPanmnesiaのプロジェクトは、異なる2つの隔たりを縮めている。Metaは、運用者が実際のインフラでCXLを使用する理由を示す。Panmnesiaは、特殊なハードウェアが、従来のPCIe設計から引き継がれるすべてのレイテンシーコストを受け入れることなく、直接接続メモリーの範囲を越えて拡張する方法を示している。
この圧力は、アクセラレーター・ベンダーとネットワーク供給企業にも及ぶ。コヒーレント・ファブリックがAIシステム内の通信をより広く担うなら、一部のトラフィックはネットワークスタックを回避する可能性がある。EthernetとInfiniBandは不可欠であり続けるが、メモリーアクセスとネットワーキングの境界は移動する。
固定ホップのハードウェアがネットワーク変動性に挑む
中核となる仕組みは、単なるリンク速度の向上ではない。データとコヒーレンス操作に、より予測可能な経路を与えることだ。
ネットワーク化されたAIシステムは、抽象化の層を受け入れることで距離に対応する。リクエストは、リモートメモリーや別のアクセラレーターに到達する前に、ソフトウェア、ネットワークインターフェースコントローラー、スイッチ、キュー、プロトコル処理を通過する場合がある。この柔軟性は巨大な導入を支えるが、同時にレイテンシーの変動も生む。
このレビューは、速いリクエストと遅いリクエストの間に生じる広がりを、システムレベルの障害として特定している。同期型のAIジョブでは、多くの場合、最も遅い参加者を待ってから先へ進む。平均レイテンシーが許容範囲に見えても、テールレイテンシーはアクセラレーターの利用率を下げ続ける可能性がある。
Panmnesiaのアーキテクチャーは、プロセッサー、アクセラレーター、メモリーをトレイとポッドに編成する。その後、固定または上限が定められたホップ数を維持するよう設計された構造化ファブリックで、これらのユニットを接続する。リソース配置には、物理的位置が通信時間に影響するチップのフロアプランニングで用いられる考え方が採用されている。
ノンブロッキング・スイッチは、無関係な転送が同じ内部経路を待つことを強いずに、利用可能な入力と出力を接続するよう設計されている。高ファンアウトにより、1つのスイッチング要素が多数のエンドポイントに到達できる。どちらの機能も競合をなくすわけではないが、システムの振る舞いを計画しやすくできる。
リンク加速ユニットは、そうでなければより遅い介入を必要とする操作を管理する。Panmnesiaは、関連するキャッシュデータの追跡や古いコピーの無効化を含む、キャッシュコヒーレンス機能向けのハードウェアを説明している。ファブリックコントローラーは、システムレベルの調整とリソース管理を担う。
Panmnesiaのコントローラー研究は、CXLプロトコル経路内のオーバーヘッドも対象としている。CXLはPCIeの物理層を使用するため、多くの初期実装はPCIe指向のコントローラー設計を適応させていた。この方法は開発を簡素化した一方で、周辺機器トラフィック向けに設計されたバッファリングと同期の選択を保持していた。
同社によれば、同社のコントローラーは内部層間でバッファーを共有し、層間の同期の一部を排除する。スイッチは、エンドポイント識別子に従ってトラフィックを転送するポートベース・ルーティングを採用する。従来の階層ベース・ルーティングでは、デバイスはツリー状の組織に制限される。
ポートベース・ルーティングは、より柔軟なトポロジーと経路選択を可能にする。このスイッチは両方の方式をサポートし、階層構造がなお合理的な場面では互換性を確保する。Panmnesiaは、これらの変更によって、トラフィックがスイッチを通過する際に生じるレイテンシーの多くを相殺できると主張している。
コントローラー設計が重要なのは、追加されるホップの一つひとつがCXLの価値提案を脅かすためだ。リソースを共有できてもメモリーを予測不能なほど遅くするファブリックは、ボトルネックを解消せずに移すだけになり得る。
ハードウェア・コヒーレンスは、繰り返されるデータコピーも減らせる。CPUとアクセラレーターは、コントローラーが整合性を維持する共有メモリーを中心に動作できる。ソフトウェアには依然として割り当てとスケジューリングのポリシーが必要だが、すべての転送を明示的なネットワーク交換として実装する必要はない。
大規模な共有キャッシュを必要とするアクセラレーターを備えた推論サービスを考えてみよう。ネットワークベースのシステムでは、キャッシュを分割し、エントリーをコピーし、またはリモートダイレクトメモリーアクセスを通じてリモートブロックを取得する場合がある。対してコヒーレント・ファブリックは、ハードウェアプロトコルで管理されるアドレス可能な容量としてメモリーを提示する。
これは、リモートメモリーをローカルにするものではない。距離、スイッチ、メディア変換、メモリーデバイスは、いずれもなおレイテンシーを加える。利点は、ソフトウェアが認識し、考慮してスケジューリングできる安定したアクセスモデルにある。
ここが、PanmnesiaのCXLスケールアップ・ファブリックが単に高速なケーブルと異なる点だ。制御機能をファブリックへ移し、通信経路が規則的に保たれるよう物理リソースを配置する。その成功は、システムの規模が拡大しても、全体がこれらの性質を維持できるかにかかっている。
光学CXLは到達距離を延ばすが、エンジニアリングの方程式を変える
光リンクは電気的な到達距離の問題に対処するが、提案ではまだ解決されていないコスト、電力、信頼性、統合の課題を持ち込む。
高速電気信号は、サーバー内の配線や近接する機器間を結ぶケーブルを含め、短距離の接続で良好に機能する。データレートと距離が増すほど、信号損失の管理は難しくなる。リタイマーは信号を復元できるが、コンポーネントが増えるたびに電力を消費し、レイテンシーも加わる。
光ファイバーは、高帯域幅のトラフィックを距離による損失を抑えながら、より遠くまで伝送できる。CXL over opticsは、電気プロトコルを伝送用の光信号に変換し、受信エンドポイント付近で再び電気信号へ戻す。この方式により、CXLを銅線の実用的な到達距離を超えて拡張できる。
このレビューでは、現在のリンク限界を超える手段として電気・光統合を論じている。複数ラックにまたがるコヒーレントドメインは、理想化された電気接続に依存できないため、これは重要だ。物理媒体は、導入チームに委ねる細部ではなく、アーキテクチャの一部となる。
光CXLには技術的な実現性がある。Rambus、Samtec、Viaviは以前、光ケーブルを用いたリモートCXLメモリ拡張構成を実証した。MACOMも、PCIeおよびCXLトラフィックをファイバーで伝送することを目的としたチップセットを発表している。
Marvellは、より広範なデータセンター製品群で光PCIeおよびCXL接続を示している。2026年にMarvellの著者らが発表した研究論文では、大規模言語モデルのキャッシュストレージ向けフォトニックCXLメモリアプライアンスが提案された。報告された結果は、広く導入された製品ではなく、エミュレーションとシミュレーションに基づくものだった。
市場全体も同じ方向へ進んでいる。NVIDIAはすでに、InfiniBandおよびEthernetネットワーキングシステム全体で光トランシーバーを採用している。Optical Compute Interconnect groupは、スケールアップAIシステム向けのオープンかつプロトコル非依存の光接続を開発している。
こうした取り組みは、コンピュート近傍で光技術を使う根拠を強める一方、競争も生み出す。データセンター事業者は、CXLセマンティクスと密接に結び付いた単一アーキテクチャよりも、複数プロトコルを伝送できる光レイヤーを好む可能性がある。
CXL 4.0 specificationでは、帯域幅が増強され、より大規模なシステムを想定した機能が導入された。しかし仕様が存在しても、異なるベンダーの光モジュール、スイッチ、ホスト、管理ソフトウェアが、求められるレイテンシで相互運用できるとは限らない。
電気・光変換のたびに、新たな障害点が生じる。レーザーは経年劣化し、コネクターには汚染が蓄積し、熱条件はコンポーネントに影響する。エンジニアは、より大きなコヒーレントドメインを乱すことなく、障害が起きた光レーンを切り離せるかを判断しなければならない。
電力も別の制約である。十分な距離と帯域幅では、光接続は電気リンクより高効率になり得る。ただし、トランシーバーと変換エレクトロニクスもエネルギーを消費する。損益分岐点は、到達距離、レーンレート、パッケージング、利用率、冷却に左右される。
コスト比較にも同様の慎重さが必要だ。プーリングは遊休資源を減らせるが、光ファブリックにはスイッチ、モジュール、コントローラー、ファイバー、運用上の複雑さが加わる。サーバー台数の削減による節約は、耐用期間全体にわたるファブリックの総コストを上回らなければならない。
レイテンシにも、伝搬時間以外の要素がある。クリーンな光チャネルでも、キューイング、プロトコル再試行、アドレス変換、コヒーレンストラフィックは解消されない。主張される数百ナノ秒の範囲は、負荷、障害、混在アクセスパターンの下でも維持される必要がある。
これらの課題は、長距離CXLを否定するものではない。アーキテクチャをインフラへと転換するために必要な作業を定義するものだ。決定的な証拠は、孤立したリンク測定ではなく、エンドツーエンドのシステムから得られるだろう。
真の競争は、コヒーレントなスケールアップとネットワーク型スケールアウトの間にある
CXLは重要な存在になるためにEthernetやInfiniBandを置き換える必要はないが、現在それらのネットワークが扱うトラフィックの制御を担うに値することを示さなければならない。
スケールアップは、コンポーネントをより大きく密結合されたコンピューターのように動作させるために接続する。スケールアウトは、独立したコンピューターをネットワーク経由で接続する。AIデータセンターでは両方が使われ、システム内部では短距離の独自リンクが使われ、システム間はネットワークファブリックで接続される。
NVIDIAのNVLinkとNVLink Switchは、対応プラットフォーム内で密結合されたアクセラレーター通信を提供する。UALinkは、アクセラレーター向けのオープンなスケールアップインターコネクトの確立を目指している。ラック間および大規模クラスター間でAIトラフィックを移動させる主な選択肢は、引き続きEthernetとInfiniBandだ。
CXLは異なる立場から始まった。初期の魅力は、メモリ拡張、階層化、プーリングにあった。PCIe物理層上でキャッシュコヒーレントなプロトコルを提供し、アクセラレーター以外のデバイスもサポートする。
Panmnesiaの提案は、その役割を広げようとしている。CPUがラックをまたいでより多くのアクセラレーターと共有メモリをアドレス指定できれば、CXLファブリックは完全なAIポッドのためのシステムバックプレーンに近づく。ネットワーキングはその後、より長距離でそれらのコヒーレントポッドを接続する。
この役割分担を最も強く裏付けるのは、頻繁で細粒度のメモリアクセスを伴うワークロードだ。多数の小規模リクエストをソフトウェア依存度の高いネットワーク経路で送ると、大きなオーバーヘッドが生じ得る。ハードウェアコヒーレンスは、こうしたアクセスをより直接的かつ予測可能なものにできる。
ネットワーク型スケールアウトは、疎結合サービスと障害分離に引き続き適している。サーバーは、必ずしもすべてのピアを乱すことなく再起動できる。事業者はEthernet管理に精通しており、市場には幅広い互換ハードウェアが存在する。
巨大なコヒーレンスドメインには、独自の調整コストが伴う。参加デバイスが増えるほど、コントローラーは所有権とキャッシュ済みコピーを追跡しなければならない。こうしたメカニズムが生成するトラフィックは、アプリケーションが有用なデータを移動していない場合でも帯域幅を消費し得る。
障害時の振る舞いは特に重要になる。このレビューは、サーバー全体を停止させる代わりに障害デバイスを交換することを想定している。その実現には、正確なエラー封じ込め、一貫した状態復旧、変更されたトポロジーに適応できるソフトウェアが必要となる。
セキュリティ境界も変化する。メモリセマンティクスに基づくアクセスは、明示的なエンドポイントを持つパケットベースのサービスとは異なる形でリソースを露出させ得る。アクセス制御、分離、暗号化、可観測性は、ファブリック全体で機能しなければならない。
公式のCXL architectureは標準化されたプロトコル基盤を提供するが、事業者にはその上位でのオーケストレーションが依然として必要だ。スケジューラーは、どのメモリがローカルか、どれがリモートか、どのアクセラレーターが最短経路を共有するかを理解しなければならない。
アプリケーションは、統一アドレス空間内のすべてのバイトが同じ性能を発揮すると想定できない。ページ配置とメモリ階層化が、ワークロードがプールされた容量から恩恵を得られるかを左右する。不適切な配置は、便利なアドレッシングを繰り返しのリモートアクセス遅延へと変えてしまう可能性がある。
これはネットワークベンダーにとって、敗北が自動的に決まるのではなく、新たな機会を生む。スマートネットワークインターフェースコントローラー、リモートダイレクトメモリアクセス、最適化されたコレクティブライブラリは、スケールアウトのオーバーヘッドを継続的に削減している。EthernetベンダーもAIワークロード向けに輻輳制御とテレメトリーを追加している。
もっとも可能性が高いのは階層構造だ。独自のアクセラレーターリンクが最短のスケールアップドメインを支配する可能性がある。CXLは、より広いポッド内でメモリと異種リソースを接続できる。EthernetまたはInfiniBandは、ポッド、建物、地理的に分離された施設を接続できる。
Panmnesiaの設計が重要なのは、これらの層の境界を動かすことを主張しているためだ。同社は単にメモリスロットを増やそうとしているのではない。AIシステムの通信および制御プレーンのより大きな部分をCXLが担うべきだと提案している。
レビュー論文は960アクセラレーターの導入ではない
証拠が裏付けるのは本格的なアーキテクチャの方向性であり、完成したデータセンター製品やMetaによる導入計画の宣言ではない。
Natureの掲載論文はレビューであり、提案規模全体で稼働する完成済みシステムの報告ではない。アーキテクチャ分析、既存技術、検証済みコンポーネントを組み合わせている。読者は証拠の各カテゴリーを区別すべきだ。
Panmnesiaによれば、同社のコントローラーとリンクアクセラレーションユニットはシリコン検証を完了している。ファブリックスイッチは製造済みで、リリース前のシリコンが供給されている。別のISCA研究では、最大64ノードで安定した動作が報告された。
これらのマイルストーンは、ファブレス半導体企業にとって意味がある。アーキテクチャの一部が、図面やソフトウェアモデルを超えたことを示している。ただし、960アクセラレーターと複数の光ラックにまたがるコヒーレント動作を確認するものではない。
大規模性とレイテンシの比較は、このアーキテクチャが提供することを意図した内容を示している。独立したワークロード、持続的なトラフィック、コンポーネント障害、マルチベンダーハードウェアは、小規模な試験では見逃される制約を露呈させる可能性がある。
Metaの役割についても正確な表現が必要だ。Meta Infraの研究者2人がレビューの共著者であり、その議論に貢献している。この論文には、MetaがPanmnesiaの提案するファブリックを構築するという確約は含まれていない。
Metaが公に説明しているCXL導入は、DDR4モジュールを新しいサーバーで再利用するメモリ拡張システム、Vistaraである。同社のデータセンターネットワークは、個別システムを超える通信については依然としてEthernetベースのインフラに依存している。
研究協力は、製品ロードマップになることなく将来の設計に影響を及ぼし得る。Metaは多くの技術を評価しており、ハイパースケーラーは全社規模で導入されない有望な研究を発表することも多い。
Panmnesiaも、CXLの普及拡大に直接的な商業的利害を持つ。10人の著者が同社と関係しており、レビューの利益相反声明はその関係を明記している。これは技術的な主張を無効にするものではないが、外部検証を不可欠にする。
960アクセラレーターという数字は実務的な疑問を提起する。システムはどれほどのディレクトリ状態を維持しなければならないのか。共有書き込みの下でコヒーレンストラフィックはどのように増加するのか。スイッチ、リンク、エンドポイントの障害後、ファブリックはどれほど速く復旧するのか。
ソフトウェアも別の試験となる。オペレーティングシステムはCXLメモリを公開できるが、AIフレームワークとスケジューラーは、いつそれを使うかを決めなければならない。ソフトウェアがレイテンシに敏感なデータを繰り返し、それを消費するアクセラレーターから遠くに配置するなら、名目上の共有プールはほとんど価値をもたらさない。
相互運用性も同様に難しい課題となる可能性がある。有用なファブリックは、複数サプライヤーのプロセッサー、アクセラレーター、メモリデバイス、スイッチ、光リンクを組み合わせるべきだ。独自拡張は一つの構成を改善できても、オープン標準の経済的根拠を弱める可能性がある。
したがって業界は、二つの短絡的な見方を避けるべきだ。完全なシステムが存在しないからといって、この取り組みを退けるべきではない。同時に、アーキテクチャ上の見積もりを本番ベンチマークとして説明することも避けるべきだ。
最も信頼できる解釈は、その両極端の間にある。Panmnesiaは関連するシリコンを検証し、現実の通信問題に対処するシステムを明確に示した。最大規模の性能およびスケールに関する主張には、依然としてエンドツーエンドの実証が必要である。
長距離CXLの準備状況を示す三つのシグナル
次の段階は、別のアーキテクチャ図ではなく、システム全体の検証、光学的相互運用性、ソフトウェア採用にかかっている。
最初のシグナルは、代表的なAIワークロードを実行するラック間プロトタイプだ。提案されたスイッチ階層を介して、プロセッサー、アクセラレーター、プールされたメモリを接続すべきである。公開結果には、中央値およびテールレイテンシ、競合時の帯域幅、消費電力、障害後の復旧を含めなければならない。
960アクセラレーターの目標に近づく試験は、Panmnesiaの主張を強く裏付けるだろう。より小規模なシステムでも、どの制約が物理的、アーキテクチャ上、経済的なものかを説明できれば価値がある。シミュレーションに限定された結果では、導入に関する中心的な疑問は残る。
第二のシグナルは、マルチベンダーによるCXL-over-opticsの実証だ。独立したサプライヤーのホストシリコン、スイッチ、光モジュール、メモリデバイスを組み合わせるべきである。事業者がファブリックを再設計せずに一つのコンポーネントを交換できる場合にこそ、標準準拠は最も重要となる。
このような実証では、変換レイテンシと転送ビット当たりのエネルギーに加え、到達距離とレーンレートを報告すべきだ。また、リンク復旧とエラー処理も示す必要がある。光の到達距離は、結果として生じるシステムが管理可能である場合にのみ有用だ。
第3のシグナルは、コヒーレントなリソースを性能階層として扱うソフトウェアのサポートです。OS、スケジューラ、AIフレームワークにはトポロジー認識が求められます。モデル状態とキャッシュデータを、レイテンシ、容量、現在の混雑状況に応じて配置しなければなりません。
開発者は、このソフトウェアを測定可能なアプリケーション成果に結び付ける本番環境のケーススタディに注目すべきです。有用な指標には、最初のトークンまでの時間、1秒当たりのトークン数、アクセラレータ利用率、ワークロード当たりに必要なサーバー数などがあります。
企業の購買担当者にとって中心的な問いは、CXLが技術的に興味深いかどうかではありません。コンポーザブル・インフラストラクチャが、トラブルシューティングやキャパシティプランニングを難しくすることなく、利用率を改善できるかどうかです。
エンジニアにとって、この提案はサーバー境界の定義を変えます。将来的には、サービスが複数のラックにまたがるリソースをアドレスし、ハードウェアがソフトウェアスタックの下位層でコヒーレンスを処理するようになる可能性があります。これによりある層は単純化される一方、別の場所ではトポロジー認識が不可欠になります。
ナレッジワーカーやAIユーザーにとって、こうしたハードウェアの選択はサービスの応答性とコンテキスト容量に影響します。より大きな共有メモリプールは、より長い会話やより多くの同時リクエストを支えられますが、それはデータ移動が予測可能に保たれる場合に限られます。
これらの主張を評価するチームは、その裏付けとなる論文、ベンチマークの詳細、ベンダーによる開示情報を保存すべきです。検索可能な技術ナレッジベースは、将来の結果を今日のアーキテクチャ上の約束と比較する助けになります。
PanmnesiaのCXLスケールアップ・ファブリックは、ラックに制約されるコヒーレンスを超える、信頼に足る道筋を示しました。現在、業界に必要なのは完全な光学システム、独立したワークロードデータ、そしてそのトポロジーを賢く活用できるソフトウェアです。その証拠を最初に公開するベンダーはどこでしょうか。
