北京大学のシリコンフォトニクスチップ、3.2 Tbpsを達成。ただし研究室記録は製品出荷を意味しない

北京大学の研究チームは、シリコンフォトニクスチップで毎秒3.2テラビットを達成し、純シリコン変調器がどこまでスケールできるかについての従来の見方に挑んだ。実験では、各チャネルが毎秒400ギガビットを伝送する8本の光チャネルと、ニューラルネットワークによる信号処理を組み合わせた。意義は単なる見出し上の容量ではなく、この組み合わせにある。

北京大学のシリコンフォトニクス研究成果は、AIコンピューティングクラスター内部で深刻化する課題に取り組むものだ。アクセラレータは膨大なワークロードを処理できるが、モデルパラメータや活性化値、その他のデータを移動するための効率的なリンクも必要となる。帯域幅が上がるほど銅接続の延長は難しくなり、一方で光コンポーネントにもコスト、消費電力、製造面で固有の制約がある。

研究チームは、光とシリコンの相互作用を強めるためにスローライト構造を用いた。その後、受信信号の歪みを補正するために人工ニューラルネットワークを適用した。この手法は、薄膜ニオブ酸リチウムを含む代替変調器材料や、すでに顧客評価へと進みつつある商用3.2 Tbpsフォトニックエンジンと比較される位置にある。

この区別は重要だ。チームが報告したのは大容量伝送実験であり、導入可能な完全パッケージ型トランシーバーではない。この成果はベンダーが検討できる技術的な道筋を示すが、製造歩留まり、リンク全体の消費電力、パッケージング、リアルタイム処理には未解決の課題が残る。

北京大学のシリコンフォトニクス研究成果、3.2 Tbpsに到達

中心的な成果は、研究室環境で合計3.2 Tbpsを伝送した、8チャネルの純シリコン変調器チップである。

この研究は2025年7月16日、Nature Communicationsに掲載された。著者には北京大学、カリフォルニア大学サンタバーバラ校、北京信息科技大学、鵬城実験室、その他の研究機関の研究者が名を連ねている。

論文では、8チャネルの波長分割多重チップが説明されている。波長分割多重、すなわちWDMは、異なる光の波長で別々のデータストリームを送る方式だ。各チャネルは、一般にPAM-4と呼ばれる4値パルス振幅変調を用いて400 Gbpsに到達した。

PAM-4は、4つの信号レベルを用いて、送信シンボルごとに2ビットを表現する。これはすでに高速データセンターネットワーキングで重要な形式となっている。この方式を用いることで、非常に特殊な変調形式に基づく結果よりも、この実験の産業的な関連性は高まる。

8チャネルを合わせたデータ容量は3.2 Tbpsに達した。研究チームは、ハード判定前方誤り訂正のしきい値を下回るビット誤り率を報告している。このしきい値は、通信リンクに必要な信頼性で送信データを従来型の誤り訂正によって復元できるかどうかを示すものだ。

能動変調領域は4ミリメートル×0.5ミリメートルだった。このフットプリントで、オンチップのデータレート密度は1平方ミリメートル当たり1.6テラビット毎秒と報告された。このアレイは、標準的な90ナノメートル・フォトリソグラフィープロセスを用い、200ミリメートルのシリコン・オン・インシュレータウェハー上に製造された。

この製造に関する詳細は、論文の最も重要な主張の一つを裏づける。スローライト変調器は純シリコンを用い、商用シリコンフォトニクスファウンドリと互換性のある寸法で構成されている。変調部に新しい光学材料を接合する必要はない。

個々の変調アームはわずか249マイクロメートルだった。チップはさらに、90ギガヘルツの電気光学帯域幅、0.82ボルト・センチメートルの変調効率、1,550ナノメートル付近で7ナノメートルにわたる光学パスバンドを示した。

これらの指標は、設計上の相互に関連する要素を表している。帯域幅は変調器がどれだけ高速に応答できるかを示す。変調効率は、光信号を変化させるために必要な電圧とデバイス長を反映する。パスバンドは、構造が有効に利用できる光スペクトルの範囲を示す。

従来のシリコン変調器では、効率と帯域幅の間で設計者がトレードオフを迫られることが多い。デバイスを長くすれば光と物質の相互作用を増やせるが、面積をより多く消費し、電気的な制約を招く可能性がある。デバイスを短くすれば密度は向上するが、通常は所定の駆動電圧で得られる相互作用が小さくなる。

チームのスローライト構造は、この均衡を変える。カスケード接続した共振要素を含む周期的な導波路を用い、コンパクトな領域内で光が実効的により長く相互作用するようにした。研究チームは、実用に適さないほど利用可能な光学帯域を狭めることなく、位相変調を強化するよう構造を設計した。

論文の補足測定結果とプロットデータは、公開research datasetを通じて利用できる。この公開により実験記録はより精査しやすくなるが、リンク全体を再現するには、依然として専門的な製造設備と試験装置が必要になる。

したがって、これは孤立した最高速度の測定結果以上のものだ。この実験は、コンパクトな変調器設計、8チャネル動作、標準的な信号形式、誤り率測定を結び付けている。この組み合わせにより、エンジニアはアーキテクチャを評価するためのより明確な基盤を得られる。

ただし、この成果を完全な3.2 Tbps光モジュールと混同すべきではない。量産歩留まり、コネクターの信頼性、実運用での寿命、あらゆる補助コンポーネントが消費する電力は実証されていない。こうしたシステム上の問題が、研究室での設計が有用なインフラになるかを決める。

AIデータトラフィックがチップ間リンクに圧力をかける

より高速なアクセラレータが光ネットワーキングの価値を高めるのは、周辺のリンクが過大な電力・熱設計枠を消費せずに帯域幅を提供できる場合に限られる。

AIクラスターでは、多数のアクセラレータに計算を分散させる。大規模モデルのトレーニングでは、これらのデバイスが頻繁にデータを交換する必要がある。場合によってはコンピューティングドメイン内のスケールアップ接続を介し、また場合によってはより広範なスケールアウトネットワークを介して行われる。

低速または混雑したインターコネクトは、高価なプロセッサを待機させる。また、電力を大量に消費するインターコネクトは、電力と冷却能力を巡ってプロセッサと競合する。そのためネットワーキング効率は、二次的なコンポーネント仕様ではなく、システムレベルの制約となる。

電気リンクは短距離では依然として有効だが、信号速度の上昇により設計は難しくなる。周波数とともに損失は増え、信号完全性はパッケージングに対してより敏感になり、リタイマーは電力を追加で消費する可能性がある。太い銅配線の束も、高密度アクセラレータパッケージ周辺の貴重な空間を占有する。

光リンクはファイバーを通じてデータを移動し、距離に依存する電気的損失の一部を回避する。シリコンフォトニクスが魅力的なのは、設計者が半導体製造に関連するプロセスを使ってウェハー上に光学コンポーネントを作れるためだ。高集積化と、より大きな生産量への道筋が期待される。

北京大学のシリコンフォトニクス研究は、電気データストリームを光の変化へ変換する変調器に焦点を当てている。各レーンを400 Gbpsへ引き上げれば、リンクはより少ないレーン、ファイバー、ドライバー、関連インターフェースで所定の総容量に到達できる。

この削減が価値を持つのは、高速化したレーンを扱える場合だけだ。より高いシリアルレートは、非線形歪み、ノイズ、タイミング誤差、帯域幅制約を増幅させ得る。名目上高速な変調器があっても、受信機がPAM-4のレベルを正確に分離できることは保証されない。

研究チームは、ニューラルネットワーク等化を用いてこれらの劣化要因に対処した。等化器は通信チャネルによる信号の歪みを推定し、その歪みを補償する。この実験では、双方向ゲート付き回帰ユニット、すなわちbi-GRUを用い、受信サンプルの時系列にわたる関係を分析した。

ニューラルネットワークは、各チャネルから400 GbpsのPAM-4信号を復元するのに役立った。このため、この研究を単にAIデータセンター向けチップと説明するだけでは重要な詳細を見落とすことになる。AIがアプリケーションとしてフォトニックチップ上で動作していたわけではない。機械学習は、報告された伝送速度に到達するための信号処理手法の一部だった。

この実験では、受信後にサンプリングされた信号をオフラインで処理した。高速オシロスコープが波形を取得し、その後にニューラルネットワークが分析した。この構成はアイデアの検証には適しているが、量産用等化器のコスト、レイテンシー、エネルギーを実証するものではない。

実運用のトランシーバーには、専用エレクトロニクスによるリアルタイム処理が必要となる。設計者は、ニューラル等化器が許容可能な消費電力枠に収まるか、より単純な近似手法で性能の大部分を維持できるかを判断する必要がある。

これは複数のグループに同時に圧力をかける。光コンポーネントメーカーには、より高速な変調器が必要だ。デジタル信号プロセッサのサプライヤーには、効率的な等化技術が必要となる。パッケージング企業は、信頼性や熱の問題を生じさせずに、光学部品をスイッチやアクセラレータの近くへ配置しなければならない。

ネットワーク事業者は別の判断に直面する。より高速な光世代をいつ導入するか、またプラガブルモジュールをシステムのエッジに維持するか、それとも光学部品をコンピューティングシリコンへ近づけるかを選ぶ必要がある。

この研究は、そうしたアーキテクチャ上の選択を決着させるものではない。それでも、光波長当たり400 Gbpsという水準においても、純シリコンが選択肢の一角を占めるべきだという根拠を強めている。

スローライトとニューラル等化が純シリコンの可能性を広げる

このメカニズムは、シリコン内部でより強い光学相互作用を実現することと、伝送後のソフトウェア支援型補正を組み合わせる。

シリコンは高密度の光回路を製造するうえで優れた材料だが、あらゆる光学機能にとって理想的というわけではない。その電気光学的応答によって高速変調は可能になるものの、設計者は効率、帯域幅、デバイス長、歪みを慎重に管理しなければならない。

他のプラットフォームは、異なる材料によってこれらの特性を改善しようとしている。薄膜ニオブ酸リチウムは、強い電気光学特性と低い光損失を提供する。インジウムリンは、光源と高速な能動コンポーネントを集積できる。ハイブリッド設計では、これらの材料をシリコン導波路と組み合わせる。

その代わりに北京大学のチームは、標準的な純シリコンプラットフォームがどこまで到達できるかを問うた。その答えは、データビットを物理的に長時間保存することではなく、設計されたスローライトに依存している。

周期的な導波路は光の分散を変化させ、光場と電気的に制御される領域との相互作用を増大させる。これにより、コンパクトな位相シフターでも有用な変調効果を生み出せる。この設計ではマッハツェンダー干渉計を用い、制御された位相差を出力強度の変化へと変換する。

コンパクトな変調器は密度と効率に対応するが、スローライトデバイスは感度や歪みを招く可能性がある。共振的な振る舞いにより、一部のフォトニックコンポーネントは厳密に制御された波長や温度に依存することもある。

研究チームによれば、この構造は個別の共振波長調整を避けられるだけの十分に広い光学パスバンドを提供する。また、リンクには追加の熱電冷却器プラットフォームが不要だったと報告している。こうした特性が製造されたデバイス全体と運用条件にわたって維持されるなら、将来のシステムを簡素化できるだろう。

ニューラル等化器は、この問題の別の部分を担う。PAM-4では、バイナリ信号が2つのレベルを配置するよりも近い間隔に、4つの振幅レベルが置かれる。特にシンボルレートが変調器と受信機の限界に近づくと、歪みによってその境界が曖昧になる可能性がある。

再帰型ニューラルネットワークは、基本的な線形等化器では残り得る非線形かつ時間依存の影響をモデル化できる。報告された試験では、bi-GRUが取得されたシーケンス全体の情報を双方向に処理した。1つのサンプルの推定に周辺コンテキストを利用できるため、再構成を改善できる可能性がある。

研究者らは、より低複雑度のアプローチについても検討した。より広範な目標は、利用可能な最大のモデルを単に適用することではなかった。商用実装には、エラー率、計算量、レイテンシー、電力の実用的なバランスが必要となる。

この仕組みは、特異なフィードバックループを生み出す。AIワークロードが、より高速なデータセンター相互接続への需要を創出する。次に、ニューラルネットワーク処理が光リンクによるデータ伝送量の拡大を支援する。高速なリンクは、さらに大規模な分散AIシステムを支え得る。

このループは概念的には魅力的だが、評価にはすべてのコンポーネントを含める必要がある。複雑さを光デバイスから電子処理へ移しても、それが消えるわけではない。有用な比較では、送信機、受信機、等化器、レーザー、ドライバー、冷却経路の全体を測定しなければならない。

試験セットアップには、高速任意波形発生器、市販の電気増幅器、光増幅器、毎秒256ギガサンプルのオシロスコープが含まれていた。これらの機器はデバイス性能の切り分けに役立つが、実装可能なトランシーバー電子回路の代替ではない。

したがって、この論文はコンポーネントおよびリンクの実証として読むべきである。設計者が想定するほど、よく知られた効率と帯域幅のトレードオフは固定的ではないことを示している。ニューラル等化が無料であることや、スローライト変調器がすでにハイパースケール調達に対応できることを示すものではない。

それでもこの結果は、設計空間を広げるため重要である。エンジニアが電子回路を簡素化しつつ光学的挙動を維持できれば、純粋なシリコンは、従来はより複雑な材料の組み合わせと結び付けられていたレーンレートで競争できる可能性がある。

商用3.2 Tbpsチップが実用面のハードルを引き上げる

この研究チップは他の光学的アプローチと競合するが、真の相手は実験室レベルの容量と製造可能なリンクとの隔たりである。

3.2 Tbpsという見出し上の容量は、それ自体でもはや唯一無二ではない。複数のベンダーや研究グループが、異なるレーン数、波長、変調器材料、パッケージング戦略によって、この総合レートを目標としている。

OpenLightは2026年3月、3.2T DR8フォトニック集積回路のサンプル提供開始を発表した。DR8は8本の並列光レーンを表す。同社のデバイスは、シリコンフォトニクスプラットフォーム上に統合されたインジウムリンレーザーと448 Gbps電界吸収変調器を使用している。

OpenLightによると、その3.2Tフォトニック回路は、80度Cでのフル動作時に2ワット未満を消費する。同社はこの数値を、回路あたり約0.63ピコジュール/ビットに換算している。

これは完全なトランシーバーのエネルギー消費量ではなく、同社のフォトニック集積回路に関する主張である。それでも、学術的な設計が最終的に直面する商用ベンチマークを示している。顧客はスループットと並行して、電力、温度、パッケージング、レーザー統合、認定を評価する。

NewPhotonicsも、8本の448 Gbpsチャネルを用いる3.2 Tbps DR8送信機について説明している。その設計は、レーザー、変調器、光信号プロセッサーを組み合わせるものだ。同社は、光領域での等化により、電気的な信号調整への要求の一部を減らせるとしている。

これらの競合製品は、純粋なシリコンの経路がなぜ興味深いかを示している。ハイブリッドデバイスでは、より優れた能動光学特性を持つ材料を追加できる一方、統合と製造のフローはより複雑になり得る。純粋なシリコンは、必要な性能に到達できるなら、より簡素なファウンドリーパスを提供する可能性がある。

比較は、単純に純粋なシリコンとインジウムリンまたはニオブ酸リチウムの対比ではない。すべてのアーキテクチャは複雑さを異なる形で割り当てる。ある設計はより高性能な材料を使い、別の設計はより強力なデジタル等化を必要とし、さらに別の設計はより厳格な熱制御を受け入れる可能性がある。

浙江大学とZhejiang Labによる別の2026年研究プロジェクトでは、3.2 TbpsのOバンド・シリコンフォトニクス入出力アーキテクチャが提案された。その32チャネル設計は、マルチプレクサー、マイクロリング変調器、デマルチプレクサー、光検出器とともにPAM-4チャネルを使用する。

このアーキテクチャは、より低い個別レートのチャネルをより多く用いて、同じ総合値に到達している。この対比は、総容量だけでは不完全な全体像しか得られないことを示す。レーンレート、チャネル数、波長帯、面積、エネルギー、パッケージング、制御オーバーヘッドのすべてが、実用的な結果を形作る。

より少ない高速レーンを使えば、光学およびパッケージングの複雑さを低減できる。その一方で、より高性能な高周波電子回路と、より厳格な信号品質が求められる。より多くのレーンを使えば、レーン当たりの速度要件は緩和されるが、コンポーネント、配線、波長管理が増える。

北京大学のシリコンフォトニクスチップは、8本の高速レーンを選択している。そのコンパクトな変調領域は、高密度な光入出力にとってこの方式を魅力的なものにする。しかし、公開された実験では、すべてのレーザー、ドライバー、受信機、処理回路が1つのパッケージ化されたエンジンに統合されているわけではない。

商用ベンダーは、製品のサンプル提供前にこうした統合上の問題を解決しなければならない。また、製造ばらつきや温度範囲をまたいでデバイスを特性評価する必要がある。データセンター事業者は、コンポーネントが連続稼働下でも安定し続けることを期待するため、認定には時間を要する。

したがって、この学術的成果はデバイスレベルで代替材料の経路に圧力をかける一方、商用製品はシステムレベルでそれに圧力をかける。400 Gbpsの純粋なシリコンレーンは科学的に注目に値する。顧客が導入できる認定済みモジュールは、別種の成果である。

3.2 Tbpsという数値が立証しないこと

最大の不確実性は、測定された光学性能がリアルタイム処理、パッケージング、熱変動、量産に耐えられるかどうかである。

実験のエラー率は前方誤り訂正のしきい値を下回ったが、オフライン処理に依存していた。この方法により、研究者はリアルタイム実行用のカスタムシリコンを最初に設計せずとも、高度なアルゴリズムを試験できる。

しかし同時に、大きな工学的課題を先送りしている。bi-GRUは、反復的な行列演算と、シーケンス全体のサンプルへのアクセスを必要とする場合がある。これを毎秒数百ギガビットで実装するには、大規模な並列処理が求められる可能性がある。

正確なコストは、量子化、モデルサイズ、メモリアクセス、回路アーキテクチャ、許容レイテンシーに左右される。論文には等化の複雑さを低減する研究が含まれているが、測定済みのリアルタイム消費エネルギーを備えた完成済みトランシーバープロセッサーは提示していない。

光学実験では外部の実験機器も使用された。光増幅器が損失を補償し、高性能オシロスコープが受信波形を取得した。実装可能なリンクには、実験室用計測機器なしで十分な感度を達成する、コンパクトな受信機と電子回路が必要となる。

パッケージングはさらなる損失をもたらす。ファイバーはチップに効率よく結合されなければならず、電気信号は過度な劣化なしに変調器へ到達する必要があり、周辺電子回路からの熱は制御された状態に保たれなければならない。ダイ上で測定された小さな改善も、パッケージングが過大な損失や電力を加えれば消えてしまう可能性がある。

製造ばらつきも別の試験となる。スローライトおよび共振型フォトニック構造は、導波路形状の小さな変化に敏感な場合がある。90ナノメートルのリソグラフィープロセスは商業的に一般的だが、それだけであらゆる光学構造の高歩留まりを自動的に保証するわけではない。

研究者らは、実証チップにおいて7ナノメートルの光学パスバンドと、個別の波長調整なしでの動作を報告している。量産試験では、こうした特性がウェハー、製造ロット、動作温度にわたってどの程度一貫して維持されるかを示す必要がある。

実験で追加の熱電冷却器を用いなかったことは心強い。しかし、パッケージ化された製品が高温のアクセラレーターやスイッチチップの隣で熱制御なしに動作できることを立証するものではない。

もう1つの制約は伝送距離に関するものだ。見出しの結果は、実験リンクを通じた容量を示すものであり、すべてのデータセンターが3.2 Tbpsを伝送できる普遍的な距離を示すものではない。リンク性能は、ファイバー長、光パワー、受信機感度、コネクター、必要なエラーマージンに依存する。

「記録」という言葉にも慎重な文脈付けが必要である。この論文は、PAM-4を用いる標準的な純粋シリコン・フォトニクスプラットフォーム上で報告された、最高の単一レーンレートであったと著者らが考えるものを記述している。すべての光技術やすべてのマルチチャネル・アーキテクチャにおける最高容量を主張しているわけではない。

このより限定的な主張にも、なお意味がある。純粋なシリコン変調器は、その効率と歪みの限界から、極端な速度で歴史的に疑問視されてきた。この研究は、そうした疑問に対するより強力な実験的反例を提示している。

ただし、1つの成功した研究チップが、競合材料の利点を消し去るわけではない。ニオブ酸リチウムは優れた線形性と帯域幅を提供できる。インジウムリンは効率的なレーザーと電界吸収変調を実現できる。プラズモニックデバイスは、異なる損失および製造上の課題を伴いながら、非常に小さなフットプリントと高速性を追求している。

したがって、適切な結論は条件付きとなる。スローライトとAI等化は、シリコンで実証された性能を拡張する。そのシステム価値は、実験室外でこの性能を得るために、どれだけの電気的およびパッケージング上のオーバーヘッドが必要となるかに依存し続ける。

読者は、論文発表の時期とニュース報道の再燃も区別すべきである。査読済み論文は2025年7月に発表されており、その成果が後年のテクノロジーニュース配信に掲載される場合でも同様である。この出来事は再浮上した研究成果であり、2026年10月に新たに発表された商用ローンチではない。

この時系列は科学的価値を弱めるものではない。読者が次に期待すべきことを変える。重要な問いは、実験が行われたかどうかではもはやない。その後のエンジニアリングが、設計をリアルタイムかつパッケージ化された検証へ近づけたかどうかである。

チップの重要性を示す3つのシグナル

リアルタイム等化、パッケージ化リンクの測定、再現性のある製造が、このアーキテクチャが研究上の節目を超えて前進するかどうかを決める。

第1のシグナルは、レーン当たり400 Gbpsのリアルタイム実証である。研究者または商用パートナーは、オフラインのオシロスコープ処理を実装可能な電子回路に置き換える必要がある。最も強力な証拠には、連続トラフィック下で測定されたレイテンシー、エラー率、等化器の総消費エネルギーが含まれる。

このような実証は、ニューラル等化が実験室での再構成技術ではなく、リンクの実用的な一部であるという根拠を強めるだろう。レーン速度の大幅な低下や、大きな電子的電力要件は、この主張を弱めることになる。

第2のシグナルは、周辺コンポーネントを含むパッケージ化された光エンジンである。そのシステムには、ドライバー、受信機、ファイバー結合、適切な光源を含めるべきだ。測定では、総合スループット、挿入損失、総電力、温度範囲、伝送距離を報告する必要がある。

パッケージ化された結果は、小さな変調領域が意味のあるシステム密度に結び付くかどうかを明らかにする。また、統合レーザー、認定サンプル、パッケージングの簡素さをすでに重視している商用3.2T DR8製品との直接比較も可能にする。

第3のシグナルは、製造の再現性である。信頼できる量産への道筋には、最高性能のダイだけでなく、複数のチップとウェハにわたる測定が必要だ。歩留まり、チャネル均一性、通過帯域の一貫性、熱ドリフトは、実用的な範囲に収まらなければならない。

機関による研究概要は、この成果を、AI加速型スローライトを用いて総容量3.2 Tbpsを実現した初の純シリコン・フォトニックシステムと位置づけている。次の段階は、「システム」に光学ベンチ実験では除外される実用ハードウェアも含められることを示すことだ。

競合各社の対応も、追加の文脈を提供するだろう。OpenLightは2026年第4四半期にモジュール認定向けの3.2Tベータサンプルを予定していた。NewPhotonicsも第4四半期のサンプリングプログラムに言及している。両社の進展は、ハイブリッド400 Gbpsレーン設計が顧客テストへどれほど速く近づくかを示すことになる。

これらの製品が前進する一方で、純シリコン設計がオフライン処理に依存したままであれば、商業上の優位性は統合型ハイブリッドプラットフォームにとどまる。学術的なアーキテクチャが効率的なリアルタイム電子回路と信頼性の高いパッケージングを獲得すれば、その標準ファウンドリとの互換性ははるかに重要な意味を持つ。

AIインフラの購入者にとって教訓は、単一のスループット数値で技術を選定しないことだ。リンク全体のエネルギー、熱特性、到達距離、保守性、認定状況、サプライチェーンの成熟度を比較すべきである。

チップおよびネットワークエンジニアにとって、北京大学のシリコンフォトニクスに関する成果は、従来想定されていた限界を弱めるという点で注目に値する。設計されたスローライトと学習ベースの等化により、各純シリコンレーンで400 Gbps PAM-4を伝送できることを示している。

次に必要な証拠は、実運用により近いシステムから得られなければならない。リアルタイム等化器、パッケージ化された3.2 Tbpsエンジン、複数ウェハにわたる性能データに注目したい。この3つの成果が、この設計がAIデータセンターのリンクになるのか、それとも印象的な研究室記録にとどまるのかを示すだろう。