Ricursive IntelligenceのAIチップ設計、計算資源危機に挑む—次の焦点は量産での実証
Ricursive Intelligenceは、自社のAIチップ設計システムがプロジェクトをまたいで学習できると説明している。これは現在でも6カ月から2年を要するプロセスに挑むものだ。同社は、完了した設計の一つひとつが、次の設計を生み出すシステムを改善することを目指している。そのより大きな賭けは、単にデータセンターを増やすのではなく、より賢い設計によってAIの増大する計算資源需要を緩和できるという点にある。
共同創業者のAnna Goldie氏とAzalia Mirhoseini氏は、2026年10月14日に開催されたTechCrunch Disruptでこの考えを示した。Goldie氏は、業界の計算資源需要が5年以内に少なくとも1万倍に増える可能性があると述べた。この予測は創業者による主張であり、独立して確立された需要予測ではない。それでも、Ricursiveがチップ、帯域幅、ウエハー、製造能力全体の効率化に注力する理由を説明している。
これは既存のエンジニアリングソフトウェアにアシスタントを追加するだけの試みではない。Ricursiveは設計フローのより大きな部分を自動化し、最終的にはAIモデルと、そのモデル向けに最適化されたハードウェアを直接結び付けたい考えだ。その野心は、創業者らが以前Googleで開発したAlphaChipを超えるものであり、すでにAIを取り入れている既存の電子設計自動化業界にも挑むことになる。
Ricursive IntelligenceのAIチップ設計、個別レイアウトを超える
重要な変化は、Ricursiveが成功したチップ設計を、次第に高性能化する設計システムの学習経験へと変えようとしている点にある。
Disruptでの発表で、両創業者はチップを設計し、結果を評価し、そこで学んだことを後続の設計に適用するソフトウェアを説明した。両氏の10月のステージ発言では、このフィードバックループが同社戦略の中心に置かれていた。
その基盤となる手法は、結果に結び付いた報酬を用いて意思決定を改善する強化学習だ。チップ設計では、性能、消費エネルギー、面積、混雑度、製造制約を満たしているかどうかなどが評価対象となり得る。
設計エージェントはコンポーネントを配置し、品質スコアを受け取り、モデルを調整して再試行できる。Ricursiveは、このプロセスがプロジェクト間で知識も移転できるはずだとしている。これが機能すれば、システムは新しいチップのたびに、孤立した最適化課題として出発する必要がなくなる。
この違いが重要なのは、現代のチップが単一のパズルではないからだ。エンジニアは、アーキテクチャ、論理、検証、物理配置、配線、タイミング、電力、熱特性、製造ルールを調整しなければならない。ある側面での改善が、別の箇所で不具合を生むこともある。
従来のチームは、チップをブロックに分割してこの複雑さを管理する。専門家がそれらのブロックを最適化し、その後により大きなシステムへ統合する。このプロセスにより、個人やツールが一度に考慮すべき相互作用の数を抑えている。
Ricursiveは、チップ全体にわたるより広範な最適化を探っている。Goldie氏とMirhoseini氏は、自社システムが従来の長方形パターンから離れたレイアウトを見いだせると語った。エンジニアが自然には選ばないかもしれない、円形や波形の配置を例に挙げた。
ただし、珍しい形状そのものに価値があるわけではない。設計が重要なのは、検証を通過し、意図した性能を達成し、信頼性高く製造できる場合に限られる。それでも、見慣れないレイアウトは自動探索が注目される理由を示している。ソフトウェアは、人間のチームが評価前に退けてしまうかもしれない構成を試験できる。
創業者らはすでに、より限定的な実用例にも取り組んできた。Google Brainでは、マクロ配置向けの強化学習システムであるAlphaChipの開発に協力した。マクロ配置は、詳細な配線で接続される前に、大きな回路ブロックをどこに置くかを決定する。
Googleによると、AlphaChipは同社のTensor Processing Unitsの複数世代におけるレイアウトに貢献した。AlphaChipの概要では、このシステムがグラフニューラルネットワークを用いて、接続されたチップコンポーネント間の関係を理解すると説明している。
この経歴により、Ricursiveは概念だけを提示するスタートアップよりも高い信頼性を得ている。ただし、同社が完全な商用フローを自動化できることを証明するものではない。フロアプランニングは難しいが、エンドツーエンドのチップ提供には、さらに多くの段階とサインオフ要件が含まれる。
Ricursiveの公開ロードマップも、その隔たりを認識している。同社は、フロー全体にまたがるシステムに取り組む前に、選定した物理設計および検証タスクから始めている。したがって、短期的な製品は、ハードウェアとAIを再帰的に改善するという同社のビジョンより限定的だ。
同スタートアップは、最終的なシステムがワークロードを受け取り、製造向けに納品される最終レイアウト形式であるGDSIIファイルを生成するとしている。その出力には、チップの製造に必要な物理形状が符号化されなければならない。
そこに到達すれば、Ricursiveは最適化プロバイダーから、外部委託型の設計事業に近い存在へ変わることになる。顧客は、完全な社内半導体チームを構築せずに、ワークロードと性能目標を指定できるようになる。
これが同社の提唱する「fabless」から「designless」への転換だ。ファブレス企業はチップを設計するが、製造は外部委託する。Ricursiveのモデルでは、顧客は製品要件への管理を維持しながら、設計作業の大部分も外部委託することになる。
この説明は、まだ目的地であって、検証済みの製品状況ではない。Ricursiveは、生産顧客を公表しておらず、自社プラットフォームで生成された独立評価済みのエンドツーエンドチップも開示していない。この欠けている証拠こそが、今後の中心的な検証課題を定義している。
計算資源危機が設計スピードを戦略的制約にする
Ricursiveは、AIの計算資源問題を、現在のデータセンターを増やし、現在のチップアーキテクチャを繰り返すだけでは持続的に解決できないと見ている。
Goldie氏は、この問題を半導体設計だけでなく需要の観点から位置付けた。AIアプリケーションが増えるほど、トレーニングと推論のための能力も必要になる。展開規模の拡大は、追加の電力、ネットワーク帯域幅、メモリ、チップ、冷却設備、製造能力も消費する。
インフラを増やすことは、依然として業界の対応策の一部だ。クラウドプロバイダーはデータセンターを拡張し、チップメーカーはアクセラレータの生産量を増やし、ファウンドリーは先端生産へ投資している。Ricursiveは、これらの取り組みには効率性の並行した改善が必要だと主張する。
この主張は、時間軸の不一致から始まる。AIソフトウェアは数週間で変化し得る一方、複雑なカスタムチップの設計と検証には何カ月もかかる。あるワークロード向けに作られたハードウェアは、基盤となるモデルアーキテクチャが変化した後に登場する可能性がある。
Goldie氏は、チップの設計に6カ月、1年、あるいは2年を要する場合、企業は極めて慎重に選択しなければならないと述べた。サイクルが短くなれば、より幅広いワークロードに向けた専用シリコンが現実的になる可能性がある。
カスタムシリコンは、特定のアプリケーションが必要としない機能を省ける。また、より限定された動作プロファイルに合わせて、計算、メモリ、通信リソースを配置できる。こうした変更により、汎用ハードウェアと比べてスループットやエネルギー効率を改善できる可能性がある。
商業上の制約は、特化には通常、多大なエンジニアリングリソースと、プロジェクトを正当化できる十分な導入規模が必要になることだ。小規模なワークロード向けに設計されたチップであっても、検証、製造、パッケージング、ソフトウェアのコストを伴う。
Ricursiveの提案は、自動化によってこの計算を変えるというものだ。設計がより速く、労働集約的でなくなれば、組織はより狭い用途向けのチップを検討できる。創業者らは、宇宙システム、拡張現実、仮想現実、生物学的コンピューティングを可能性のある領域として挙げた。
同社は、DNAシーケンシングを含む科学・医療ワークロードについても別の場で議論している。こうした用途には、標準的なアクセラレータでは効率的に対応できない、特殊なデータパスやレイテンシ要件がある場合がある。
これは、すべてのアプリケーションにカスタムチップが必要だという意味ではない。特にワークロードが変化している間は、ソフトウェアの柔軟性がピーク効率を上回ることが多い。汎用GPUも、成熟したプログラミングツール、幅広い可用性、大規模な開発者コミュニティの恩恵を受けている。
したがってRicursiveは、特化のリスクを相殺できるほどカスタム設計を高速化しなければならない。また、各チップを取り巻くソフトウェアスタックも支援する必要がある。顧客がコンパイラやアプリケーションの作業に何カ月も費やすなら、高速な物理レイアウトの価値は限られる。
同社の再帰的という考えは、別のボトルネックにも対応しようとしている。AIモデルは通常、すでに存在するハードウェアを基準に設計される。一方、チップアーキテクトは、自社ハードウェアが出荷される時点でどのモデル構造が重要になるかを予測しなければならない。
Goldie氏はこの関係を膠着状態と表現している。研究者は現在のマシン向けにモデルを最適化し、ハードウェアチームは直接観察できない将来のソフトウェアに向けて計画する。より高速な設計は、両グループ間のフィードバックを密にするだろう。
Ricursiveは最終的に、モデル、ワークロード、ハードウェアの協調設計を目指している。AIシステムは、相互に良好に機能するモデルアーキテクチャとシリコンアーキテクチャを探索する。新しいチップは、その後継設計に使われるシステムを加速できるようになる。
これが、同社名の背景にあり、自己改善システムとして位置付けられている再帰的ループだ。より良い設計ソフトウェアが、より良いハードウェアを生み出す。より良いハードウェアは、次の設計システムをトレーニングするための、より効率的な計算資源を提供する。
このループが説得力を持つのは、ハードウェアを固定的な制約から学習プロセスの一部へ変えるからだ。しかし、そのループを一巡するたびに、物理的な生産に直面する。製造スケジュール、パッケージング、テスト、設備能力は、ソフトウェアの速度では進まない。
AIチップ設計が短縮できるのは、エンジニアリング作業によって支配されるサイクルの一部に限られる。ウエハー処理、製造認定、サプライチェーンの制約をなくすことはできない。この境界により、Ricursiveの提案は、計算資源危機を緩和することに焦点を当てており、そのすべてを解決するものではない。
当面の圧力は、大規模かつ安定したAIサービスを構築する組織にかかる。こうした買い手はすでにアクセラレータとエネルギーに多額の支出をしている。カスタムシリコンを評価するために必要な動機とワークロード規模の両方を備えている。
既存のチップメーカーも圧力を受けるが、単純な競合相手ではなく、潜在的な顧客でもある。Ricursiveは、Nvidia、AMD、Intelなどの半導体企業が自社プラットフォームを利用できるとしている。Nvidiaは同スタートアップの投資家でもある。
この関係は、市場を単純なスタートアップ対既存企業という構図に当てはめられない理由を示している。Ricursiveは現時点で、競合する汎用アクセラレータを販売しているわけではない。チップをより速く作るための提案された手法を売っている。
このモデルが機能すれば、チップ企業は設計能力の拡大に活用できる。クラウドプロバイダーはワークロード特化型ハードウェアの構築に使える。半導体業界以外の企業も、以前は非現実的な社内チームを必要としたシリコンを検討できるようになる。
真の競争はエンドツーエンド自動化とAI支援EDAの間にある
Ricursiveにとって決定的な課題は、AIがチップ設計に属するかどうかではなく、既存の設計ツールが自動化する以上のワークフローを置き換えられるかどうかだ。
電子設計自動化、すなわちEDAは、エンジニアがチップを作成・検証するために使うソフトウェアを指す。CadenceとSynopsysは数十年にわたり、専門化された工程、製造ルール、サインオフプロセスを中心にツールを構築してきた。
両社はすでに機械学習と生成AIを活用している。Synopsysは、設計最適化、分析、検証、エンジニアリング支援にまたがるAI駆動EDAスイートを展開している。
Cadenceによると、同社のCerebrusプラットフォームは、マルチブロックのシステム・オン・チップ実装にAIを適用する。同社は、以前のCerebrus製品が1,000件を超える量産設計に利用されたとしている。
Nvidiaも、エンジニアリングに関する質問、EDAスクリプト生成、バグ要約を対象に評価した、ドメイン適応型言語モデルChipNeMoを開発している。こうした取り組みは、AI支援型のチップ開発がすでに業界の方向性となっていることを示している。
既存製品の大半は、現在のワークフローを維持する。エンジニアによるツール設定、設計探索、スクリプト生成、問題特定、特定段階の最適化を支援するものだ。プロセスと専門ソフトウェアの管理権限は、人間のチームが引き続き保持する。
Ricursiveは、異なる到達点を追求していると述べる。Goldie氏とMirhoseini氏はEE Timesに対し、自社はEDAベンダーではなく、標準的なツールチェーンに依存する計画もないと語った。同社の3段階のロードマップは、選定した設計タスクからワークロードからGDSIIへの生成へと進む。
第1段階では、大きな遅延を生む物理設計と検証の作業に焦点を当てる。Ricursiveはチップ企業と協業し、実プロジェクトの一部を改善する意向だ。
第2段階では、これらの工程をエンドツーエンドモデルへ統合する。提案されるシステムは、顧客のワークロードを製造準備済みの設計へ変換する。この段階で、「designless」はスローガンではなく実用的なサービスとなる。
第3段階では、目標をさらに拡大する。Ricursiveは自社のモデルとチップを共進化させ、トレーニング、強化学習、その後の設計探索を高速化するハードウェアを生み出したいとしている。
したがって競争の本質はアーキテクチャにある。既存EDAベンダーは、信頼されてきたフローに自律性を増す機能を追加している。Ricursiveは、学習済みシステムにフローのより多くを取り込ませ、既存ツールが別々に扱う境界をまたいで最適化することを目指す。
既存のアプローチには大きな利点がある。チップ企業はそのツールを理解し、ファウンドリーはプロセスを認証し、経験豊富なエンジニアは障害の調査方法を知っている。顧客には、設計が製造プロセスごとに異なるルールを満たすという確信も必要だ。
Ricursiveの潜在的な優位性は、グローバル最適化にある。アーキテクチャ、ロジック、検証、物理実装を横断して推論するシステムなら、局所的に最適化された工程が見落とすトレードオフを追求できる。
例えば、従来のワークフローでは、後工程でコストが明らかになる前に、ある設計判断を固定してしまう可能性がある。エンドツーエンドモデルなら、その早期の選択を見直せる。原理的には、モデルアーキテクチャとチップアーキテクチャを同時に探索できる。
難しさは、探索空間が急速に拡大する点にある。新たな工程が加わるたびに、制約、相互作用、失敗モードが増える。魅力的なフロアプランを生成するシステムでも、タイミング、電力、テストカバレッジ、製造チェックで失敗する可能性がある。
学習データも別の違いを生む。公開チップデータは、言語モデルに利用できる情報と比べて乏しい。商用設計は機密であり、プロセス固有で、顧客契約に規定されることも多い。
Ricursiveは、公開Webデータ、オープンソースのチップデータ、合成例を利用していると述べる。また、公開データでは商用設計の複雑性を表現できないため、実際の設計についてチップ企業と協業しているとしている。
顧客へのアクセスはモデルを改善し得るが、分離と知的財産に関する問題も生じさせる。チップメーカーは、機密の設計経験が別の顧客向け業務に流出しないことについて、明確な保証を求めるだろう。
学習システムには、信頼できる報酬も必要である。初期の配置品質は代理指標で推定できるものの、最終性能は後工程の配線と解析を経て初めて現れる。誤解を招く報酬は、完成チップを改善せずにスコアだけを最適化するようモデルに学習させかねない。
したがってRicursiveのアプローチは、学習を検証済みの下流結果と結び付けなければならない。もっともらしいレイアウトを生成するだけでは不十分だ。完全な設計、サインオフツール、そして最終的には製造されたシリコンからのフィードバックが必要となる。
既存企業の対応も止まらない。CadenceとSynopsysは、既存の検証インフラを維持しながら、より多くの工程を調整するエージェントを追加できる。両社は顧客との関係や量産ワークフローへのアクセスも有している。
Ricursiveは直ちにこれらの企業を置き換える必要はない。初期導入では、証拠を蓄積しながら顧客のツールを補完できる。ただし、既存プラットフォームが認証済みフロー内で同等の自律性を実現すれば、同社が主張する差別化は縮小する。
決定的な比較は実際の成果を伴うものとなる。顧客は設計時間、エンジニア工数、消費電力、性能、面積、検証品質、シリコンの挙動を測定する。魅力的なデモだけでは、これらの疑問に答えられない。
量産シリコンこそ、再帰的ループが回避できない試験である
Ricursiveのビジョンは、顧客が完成したシリコンを既存のエンジニアリングワークフローで生み出された設計と比較できるようになるまで、未検証のままである。
この試験に向け、スタートアップは十分な資源を持つ。同社はSequoia、Lightspeed、DST、NVenturesを含む投資家から3億3,500万ドルを調達したとしている。以前の報道では、設立からわずか4カ月後の評価額は40億ドルとされた。
投資家の支援により、Ricursiveは設計モデルの訓練に必要な計算資源とエンジニアリング人材を確保できる。一方で期待も高まる。同社は、高く評価される創業チームと影響力のある過去プロジェクトから、再現可能な商業的成果へ進まなければならない。
AlphaChipは、証拠と警告の両方を示している。Googleによると、このシステムは複数世代のTPUで使用されたレイアウトを生み出した。MediaTekも、この技術の外部採用企業として特定されている。
同時に、研究者らは当初のAlphaChip評価とその再現性の一部に異議を唱えてきた。批評家は、ベンチマーク、ベースライン、指標、独自データへのアクセスに疑問を呈した。GoogleとAlphaChipの著者らはこの研究を擁護し、追加の詳細を公開した。
この論争は、報告された量産利用を否定するものではない。しかし、「超人的」な設計に関する広範な主張には慎重な比較が必要であることを示している。結果はベンチマーク、目的、利用可能な計算資源、AI生成出力の後にどの程度従来型の最適化を行うかに左右され得る。
Ricursiveの新たな主張は対象範囲がより広いため、さらに強い証拠を求める。エンドツーエンドシステムは、アーキテクチャ、実装、検証、製造準備の全域で成功しなければならない。
同社は初期顧客を公に実名で明かしていない。また、完全な顧客チップから得られた詳細な性能データも公開していない。創業者らはチップ全体のパターンについてさらに明らかにする計画だと述べているが、そうした開示はまだ行われていない。
信頼できる検証では、モデルが何を生成し、エンジニアが何を変更したのかを明らかにすべきだ。最終チェックをどのツールが担ったか、また設計が製造に送られる段階であるテープアウトに到達したかも説明すべきである。
製造されたシリコンが最も明確な証拠を提供する。チップはソフトウェアによるチェックを通過しても、テスト中に予想外の挙動を示す場合がある。物理ハードウェアからの測定は、予測された改善が製造ばらつきと実際のワークロードに耐えられるかを明らかにする。
公正な比較には強力なベースラインも必要だ。代替案は、時代遅れの手作業ではなく、現行のEDA製品を使う熟練チームであるべきだ。そうでなければ、報告された改善は顧客の実際の選択を反映しない。
設計時間についても同様の注意が必要である。モデルがある工程を素早く生成しても、データ準備、統合、検証に数カ月を要する可能性がある。数週間での設計という主張には、顧客の完全なプロセスを含める必要がある。
同じ慎重さは、チップ間の学習にも当てはまる。プロジェクト間で有用なパターンが共有されていれば、転移はモデルを改善できる。しかし、設計が異なるプロセス、アーキテクチャ、制約、知的財産を利用する場合には、うまく機能しない可能性もある。
デジタルAIアクセラレータでの成果が、アナログ回路、高周波コンポーネント、メモリ、安全クリティカルなシステムへ自動的に転移するわけではない。各領域には専門的な物理特性と検証要件がある。
Ricursiveは、すべてのチップカテゴリを直ちにカバーしなくても価値ある事業を築ける。デジタルアクセラレータと反復可能な物理設計タスクから始めれば、量産へのより狭い経路を得られるだろう。
この進展は、より良い学習シグナルも生み出す。完了した各プロジェクトは、モデル予測がサインオフ結果からどこで乖離するかを明らかにできる。その後、エンジニアはワークフローを拡大する前に、目的関数とデータを改善できる。
この段階では人間による監督が引き続き重要となる。エンジニアはトレードオフを解釈し、予期しない構造を調査し、モデルが意図した要件を最適化したかを判断しなければならない。
Goldie氏は、自動化により、人々はアイデアやアプリケーションに集中し、AIが実行を担えるようになると主張する。反復作業においてこの役割分担はもっともらしいが、チップの実行には製品と安全性に影響する判断が含まれる。
顧客には、設計がどのように、なぜ変更されたのかを説明する監査証跡が必要となる。また、システムを制約し、結果を再現し、下流の問題を生む判断を覆す手段も必要だ。
セキュリティも新たな要件となる。独自チップ設計を扱うプラットフォームは価値の高い標的となる。そのモデル、学習データ、顧客入力、生成されたレイアウトにはすべて、強力な分離とアクセス制御が必要である。
こうした懸念は、自動設計への反論ではない。商業導入の条件である。半導体顧客は、容認できない検証リスクや知的財産リスクをもたらさずに成果を改善する新ツールを受け入れる。
したがって、Ricursive IntelligenceによるAIチップ設計という主張の最も強い形は、投機的ではなく実務的である。このシステムは、暴走的な再帰的改善を証明する必要はない。顧客がより良いシリコンをより早く出荷する助けとなればよい。
独立評価された量産チップ1件は、複数の概念実証よりも大きな重みを持つ。顧客をまたいで結果が繰り返されれば、学習ループが単一プロジェクトを超えて積み重なるかを示せる。
Ricursiveがチップ開発を変えられるかを示す3つのシグナル
顧客シリコン、エンドツーエンドの証拠、既存企業の反応は、Ricursiveが新たな設計モデルを構築しているのか、野心的な最適化レイヤーなのかを明らかにする。
第1のシグナルは、テープアウトまたは製造済みシリコンに到達する、実名の顧客プロジェクトである。有用な開示では、Ricursiveの役割、プロセスノード、自動化された設計工程、残る人間の作業を明示すべきだ。
そのプロジェクトが時間、性能、消費電力、面積における検証済みの改善を報告すれば、同社の中心的な主張は強化される。孤立したブロックに限定されたデモは第1段階を裏付けるが、designlessのビジョンまでは支持しない。
第2のシグナルは、システムが物理設計と検証を結び付ける証拠である。Ricursiveは、配置だけを高速化しても全体のスケジュールを短縮できないことを正しく指摘している。検証も同時に進展しなければならない。
文書化されたベースラインと完全なタイミングを備えた、ワークロードからGDSIIへのデモに注目したい。重要な数字は、モデルが回答を生成する速さではない。設計が製造可能な状態に到達するまでの時間である。
信頼できる結果は、失敗と人間の介入についても記述すべきだ。こうした詳細は、システムが日常的な反復を処理するだけなのか、それとも従来は分離されていた工程を真に調整しているのかを示す。
既存のEDAプロバイダーやチップメーカーの反応が、3つ目のシグナルとなる。CadenceとSynopsysはすでにAIベースの最適化、アシスタント、そしてエージェント型ワークフローを拡大しつつ提供している。両社の製品は、より広範な自動化へと進化しうる。
提携は、Ricursiveのモデルが認定済みツールを補完することを示すだろう。競合製品のリリースは、既存勢がエンドツーエンド学習を脅威と見ていることを示唆する。大手チップメーカーからの顧客コミットメントは、さらに強い採用シグナルとなる。
Nvidiaによる投資は、この状況を特に興味深いものにしている。Ricursiveが半導体設計能力を拡張すれば、同社自身がAIツールやチップを開発する一方で、Nvidiaも利益を得られる。他のメーカーも同じ結論に至る可能性がある。
開発者や企業の購買担当者にとって、その影響はチップ業界にとどまらない。カスタムシリコンの開発高速化は、どのAIワークロードが手頃になるか、どのモデルがローカルで動作するか、そして特化型製品がユーザーに届くまでの速さを変えうる。
設計の障壁が下がれば、ハードウェアの多様性も高まる可能性がある。それは新たな最適化の機会を生む一方、ソフトウェアサポートを断片化させるおそれもある。開発者は、新しいチップが実用的なコンパイラ、ライブラリ、デプロイメントツールとともに登場するかを注視すべきだ。
ナレッジワーカーは、その影響を間接的に受けることになる。効率的なシリコンはインフラへの負荷を軽減し、より厳しい消費電力やレイテンシーの制約を持つデバイスでもAI機能を実現できる。こうした利点は、設計デモではなく本番環境への導入に左右される。
Ricursive Intelligenceは、AIスタックの中でも難しい領域を選んだ。ソフトウェアの進歩は、エネルギー、製造、ハードウェア開発時間という制約に突き当たっている。チップ設計の自動化は、こうした制約の一つに根本から対処するものだ。
同社の創業者には信頼できる経験があり、多額の資金と具体的な3段階の計画もある。しかし、AlphaChipが解決した課題よりも大きな挑戦にも直面している。チップ全体の自動化には、厳格な物理的制約を満たしながら、多くの専門分野を調整しなければならない。
次の問いは、AIがチップ設計に貢献できるかどうかではない。すでに貢献している。問われるのは、Ricursiveがワークフローの十分な範囲に学習を行き渡らせ、完全なサイクルを短縮できるかどうかだ。
最初に名前が公表される本番プロジェクト、最初のエンドツーエンド検証結果、そして既存大手による最初の本格的な反応を注視したい。これらのシグナルがそろえば、再帰的なループがシリコンという現実に直面しても機能するかが分かる。
