Samsung HBM5、HBM4Eの2倍の性能を目指すが、本当の試練は熱
SamsungのHBM5は現在、野心的な目標を掲げている。HBM4Eの2倍の性能を実現しつつ、演算処理あたりの消費電力を抑えることだ。
Samsungは9月1日、SEMICON Taiwan 2026に先立って台北で開催されたMemory Executive Summitでこの目標を明らかにした。同社はHBM4E比で電力あたりの性能を20％高め、熱抵抗を20％低減することも目指している。
これらの数値は、HBM5を単なる帯域幅向上にとどまらないものとして位置付ける。Samsungは、メモリ性能、電力供給、パッケージング、冷却を今後は一体で進化させなければならないと主張している。
この主張により、Samsungは2026年第1四半期にHBM売上で圧倒的な首位を維持したSK hynixと真っ向から競合することになる。また、Samsungが巻き返しを図るうえで、熱管理が中心的な試験となる。
ロードマップはHBM5の先にも及ぶ。Samsungによると、後続アーキテクチャのzHBMは、HBM4Eの8倍の性能と3倍の電力あたり性能を実現する見込みだ。
ただし、いずれの目標も出荷製品や独立して検証された結果を示すものではない。顧客、製造歩留まり、そして完成したAIシステムによる検証を最終的に必要とする技術目標である。
Samsung HBM5、ロードマップを性能主張へと転換
Samsungは、まだ開発段階にある製品に対し、測定可能な性能、効率、熱特性の目標を設定した。
Samsung Electronicsでメモリ製品企画を担当する副社長、Jangseok Choi氏が台北でこのロードマップを発表した。同氏のプレゼンテーションでは、HBM5はSamsungのより広範なCUBEメモリ戦略の一部として位置付けられた。
CUBEは、容量、利用率、帯域幅、効率を指す。Samsungは、AIプロセッサがより大規模なデータプールへの高速アクセスを求める中で、この4つの側面を同時に進化させる必要があるとしている。
高帯域幅メモリ（HBM）は、アクセラレータの隣に複数のDRAMダイを垂直に積層する。数千の接続により、このスタックは従来のメモリモジュールを大きく上回るデータを転送できる。
この帯域幅が重要なのは、AIアクセラレータがモデル重み、中間結果、学習データを待つために貴重な時間を費やす可能性があるからだ。メモリがプロセッサにデータを供給できなければ、演算性能を高めても効果は限られる。
SamsungのHBM5目標は、このボトルネックに対して相互に関連する3つの目標を掲げる。性能を2倍にし、電力あたり性能を20％向上させ、熱抵抗を20％下げるというものだ。
熱抵抗は、構造が熱の移動をどの程度妨げるかを表す。値が低いほど、熱はアクティブな部品からパッケージの冷却システムへ移動しやすくなる。
これらの割合はHBM4Eを基準としている。この点は重要だ。HBM4Eはすでに、HBM4をより高速かつカスタマイズ可能に拡張するものとして設計されているためだ。
Samsungは2026年5月に12層HBM4Eサンプルの出荷を開始した。同社のHBM4E specificationsによると、これらのサンプルは安定した14 Gbpsのピン速度をサポートし、16 Gbpsまで拡張できる。
同社は、各スタックあたり最大毎秒3.6テラバイトの帯域幅を掲げている。また、12層構成では48GBの容量を提供するとしている。
Samsungは、先行するHBM4設計比で16％高いエネルギー効率と、14％超低い熱抵抗を報告した。これらの結果は、独立したシステムベンチマークではなく、引き続き同社の主張である。
したがって、HBM5はすでに高い基準点から始まる。HBM4Eの性能を2倍にするには、既存パッケージでの電気信号速度を上げるだけでは足りない。
スタックは、消費電力を同程度に増加させずに追加のデータを転送しなければならない。また、ますます高密度になるロジックおよびメモリ構造から熱を除去する必要もある。
SamsungはHBM5の容量、帯域幅、ピン速度、製造歩留まりに関する数値を公表していない。最終実装を評価している顧客も明らかにしていない。
同社はHBM5のモデルを披露し、関連するパッケージング技術について議論している。これは開発プログラムの証拠ではあるが、性能目標が達成された証拠ではない。
この区別は本件の核心にある。Samsungは自社の方向性を公の技術的主張へと変えた一方で、最も重要な検証の節目はこれからだ。
この目標は、将来の比較に向けた明確な基準も定める。サンプリング時期だけでなく、顧客アクセラレータ内で測定された帯域幅、電力、熱特性、歩留まり、認定が重要になる。
AIアクセラレータが熱をメモリの問題に変えている理由
次世代HBMにおける決定的な制約は、単なる生の帯域幅ではなく、それを提供する際に生じる熱である。
現代のAIシステムでは、複数のHBMスタックを1つの先進パッケージ内で大型アクセラレータの周囲に配置する。この構成は電気経路を短縮し、膨大な総帯域幅を実現する。
その一方で、プロセッサ、メモリ、インターフェース、電力供給を小さな物理領域に集中させる。より高速なリンクやメモリ層の追加はすべて、パッケージの熱負荷に寄与する。
熱はピークベンチマークの結果以上のものに影響する。持続クロック速度、システム信頼性、冷却設備、ラック密度、データセンターの電力使用量を左右し得る。
メモリスタックは、制御された条件下では公称帯域幅に達するかもしれない。有用な問いは、フル負荷のアクセラレータの隣でその速度を維持できるかどうかだ。
温度上昇はリークを増やし、信号完全性を複雑化させる可能性がある。また、システム設計者は冷却のためにより多くのパッケージ空間と電力を確保せざるを得なくなる。
Samsungが熱抵抗を重視していることは、このシステムレベルの制約を認識していることを示す。完成したパッケージでその利点が維持されるなら、20％の低減はHBM構造内での放熱を促進する。
同社はすでに、Heat Path Block（HPB）と呼ばれる冷却コンセプトを披露している。この設計では、スタック内部からヒートスプレッダへ熱を伝導する熱経路を追加する。
ダイを順に経由する通常の外向きの熱流とは異なり、HPBは内部の熱により直接的な逃げ道を与える。Samsungによると、この手法はダイ間の物理インターフェース付近にあるホットスポットを対象としている。
SamsungはComputex 2026で、HPBを搭載した最初の物理的なHBM5モックアップを展示した。また、HBM5のベースダイには社内の2ナノメートル製造プロセスを用いると述べた。
ベースダイはDRAM層の下に位置し、メモリスタックとプロセッサ間の通信を管理する。その設計は、帯域幅、電力管理、カスタマイズにますます影響を及ぼしている。
HBM4Eで使われる4ナノメートルのベースダイから2ナノメートルへ移行すれば、より高密度なロジックのための余地を生み出せる。また、プロセスと設計が意図どおりに機能すれば、効率も改善できる。
ただし、より微細なプロセスがパッケージレベルの熱を自動的に解決するわけではない。アクセラレータ、メモリスタック、インターコネクト、冷却システムは依然として1つの熱構造として相互作用する。
SamsungのHBM5 cooling designは、ベンダーがどのように対応しているかを示している。SK hynixも、同様のホットスポットを対象とする統合型HBM熱設計コンセプトを発表している。
この収束は示唆的だ。競合各社はもはや、冷却をメモリ製品を取り囲む二次的な機能として扱っていない。
冷却はメモリアーキテクチャそのものの一部になりつつある。熱を効果的に管理できるベンダーは、固定された電力枠内でより持続的な帯域幅を顧客に提供できる。
これは特に、大規模なフリート全体で繰り返されるユーザー要求を処理する推論において重要だ。小さな効率の差でも、継続的に稼働するアクセラレータ群全体では積み重なる可能性がある。
学習クラスタも関連する課題に直面する。温度でスロットリングされる、あるいはメモリ不足に陥るプロセッサは、高価なインフラ計画で見込まれた利用率を実現できない。
そのため、Samsungの電力あたり性能目標は、見出しとなる2倍化の主張と同じくらい注目に値する。速度を2倍にしても消費電力がほぼ2倍になる設計では、システム全体への恩恵は限定的になる。
発表された数値は異なる方向性を示唆している。Samsungは、熱除去経路に沿った抵抗を下げながら、各ワットからより有用なメモリ性能を引き出したい考えだ。
同社は、各技術がこれらの目標にどの程度寄与するのかを説明していない。最終結果は、ベースダイ、DRAMプロセス、信号方式、積層、パッケージング、HPB構造に左右される可能性がある。
この不確実性により、熱テストは最も明確な今後の検証ポイントの一つとなる。独立した測定では、代表的なAIワークロードの下で温度、持続帯域幅、総パッケージ電力を調べなければならない。
Samsung HBM5、SK hynixに圧力をかける
Samsungは、垂直統合された製造・パッケージング戦略によってSK hynixのHBMリーダーシップに挑戦している。
競争環境はSamsungのロードマップにより大きな意味を与える。SK hynixは、生成AIインフラの近年の拡大においてHBMで最も強い地位を維持してきた。
Aju Pressが引用したCounterpoint Researchのデータでは、SK hynixは2026年第1四半期の世界HBM売上の58％を占めた。SamsungとMicronはそれぞれ21％だった。
一方でSamsungは、より広範なDRAM市場では依然として大きい。同じ報告書では、2026年第2四半期のDRAM売上においてSamsungは39％、SK hynixは26％とされた。
この差はSamsungの課題を捉えている。メモリ全体での規模が、最先端AIアクセラレータに搭載される特殊製品での主導権を自動的にもたらすわけではない。
HBMには、DRAM、ロジック、パッケージング、熱設計、顧客認定にまたがる協調作業が必要だ。生産能力が意味を持つのは、設計が厳格な検証を通過した後に限られる。
Samsungは初期のHBM3E認定で遅延を経験する一方、SK hynixは主要AI顧客との強固な地位を確保した。こうした過去の困難により、HBM5をめぐる物語では実行力が中心となる。
同社は現在、その統合構造を優位性に変えようとしている。Samsungは、メモリ製造、先進ロジックファウンドリ、パッケージング能力を同一企業グループ内で運営している。
この体制により、DRAMダイとロジックベースダイの間でより緊密な協調が可能になる。設計変更時に外部ファウンドリへの依存を減らすこともできる。
SK hynixは異なるモデルを採る。重要なロジックおよびパッケージング要素では、メモリの専門性を外部パートナーと組み合わせている。
どちらのアプローチも優れた製品を保証するものではない。統合は協調を加速し得るが、製造リスクを1社のプロセス技術に集中させることにもなる。
外部ファウンドリとの関係は、実証済みのロジックプロセスへのアクセスをもたらし得る。一方で、別企業や生産スケジュールをまたぐ追加の調整が必要になる場合もある。
Samsungの公開ロードマップでは、統合が競争上の主張の一部となっている。同社は、メモリ、ファウンドリ、ロジック、パッケージングの能力が、エンドツーエンドのAIメモリ戦略を支えるとしている。
SK hynixはより深いカスタマイズで対応している。同社が公開したmemory roadmapでは、カスタムHBMを顧客のアクセラレータ、ワークロード、ベースダイ、熱要件に合わせた製品として説明している。
この焦点は、競争を単一の標準メモリ部品から遠ざける。今後のHBM製品は、アクセラレータ顧客ごとのアーキテクチャをますます反映することになる。
カスタムベースダイは、専用機能の追加、インターフェースの最適化、電力動作の調整を可能にする。パッケージングも、プロセッサのフロアプランや冷却システムに合わせて変化し得る。
そのため、顧客との協業は戦略的な資産となる。技術的に優れたメモリスタックであっても、顧客のアクセラレータ日程、パッケージ設計、ソフトウェア導入計画に適合する必要がある。
Samsungによる初のHBM4Eサンプル出荷は、この競争における明確な節目となった。同社は、量産は顧客のスケジュールと最適化作業に従って進めるとしている。
しかし、サンプル供給は認定や量産出荷と同義ではない。顧客は電気特性、熱特性、信頼性、製造性、そして自社プロセッサとの統合を検証する。
このプロセスでは、ベンダーのデモでは見えない問題が明らかになることがある。また、性能を変化させたり生産を遅らせたりする設計改訂が必要になる場合もある。
SamsungのHBM5は、現時点ではロードマップの段階でSK hynixに圧力をかけるものだ。商業面での圧力が生じるのは、顧客が動作するサンプルを受け取り、意味のある規模の発注を確定してからである。
Micronも主要な競争軸ではないものの、依然として有力な参加者だ。その存在は、アクセラレータ企業に交渉力ともう一つの技術的選択肢を与える。
中心的な対立は引き続きSamsung対SK hynixである。後者が現在のHBM売上で首位に立っているからだ。Samsungのロードマップは、この序列を変えようとする試みとして捉えるのが最も適切だ。
この仕組みはメモリピンの高速化だけにとどまらない
Samsungが提案する性能向上は、別々のコンポーネント間の信号高速化だけでなく、パッケージ内部における垂直統合に依存している。
従来のHBMでは、スタックされたメモリは共有パッケージ基板上でアクセラレータの隣に配置される。この2.5Dレイアウトは、すでにマザーボード上のメモリと比べてデータ経路を短縮している。
Samsungの長期的なzHBM構想は、配置の幾何学を変える。メモリをプロセッサの真上に置き、より密接に統合された三次元構造を作る。
物理的な距離が短くなれば、各ビットの移動に必要なエネルギーを削減できる可能性がある。また、メモリとロジック間の接続数と接続密度を高めることもできる。
Samsungはこの接続を垂直ハイウェイと表現している。この構想は、より長い水平経路を高密度な垂直通信に置き換えることを目的としている。
この仕組みは、同社のzHBM目標の規模を説明する。Samsungは、zHBMがHBM4Eの8倍の性能と、3倍の性能電力効率を実現するとしている。
さらに、熱抵抗を75％から90％削減することも目標に掲げている。これらの数値は、対応するHBM5の目標を大きく上回る。
同社は2026年のメモリ関連イベントで、HBM5とともにzHBMを披露した。Samsungの3D memory visionは、この技術をより広範なAIインフラロードマップの一部として説明している。
魅力は明快だ。メモリをプロセッサのロジックに近づけることで、通信密度を高めながらデータの移動距離を短縮できる。
実装ははるかに難しい。メモリとプロセッサのロジックは発熱の仕方が異なり、許容温度も異なり、異なる製造プロセスを使用する。
高温になるアクセラレータの上にメモリを積層すると、すでに除去が難しい場所に熱が閉じ込められるおそれがある。垂直接続が増えることで、パッケージングの複雑さと試験要件も高まる。
製造歩留まりも別の懸念事項となる。高価な部品を密接に統合したスタック内で組み合わせると、欠陥や組み立て不良のコストが上昇する。
部品の分離性が低下するにつれ、修理や交換も難しくなる可能性がある。設計者は、加熱時の膨張率が異なる材料間での機械的安定性も確保しなければならない。
Samsungが掲げる大胆な熱抵抗目標は、同社がこの矛盾を認識していることを示唆する。データ移動を改善する近接アーキテクチャは、同時に熱抽出をより厳しくする。
これがロードマップの中核となる仕組みだ。Samsungは、より長い電気経路をより複雑な垂直パッケージに置き換え、その後、新たな構造によって熱設計上の余裕を取り戻そうとしている。
HBM5はその経路における中間段階とみられる。より先進的なベースダイと強化された熱設計を導入しながら、認識しやすいHBMアーキテクチャを維持する。
報じられたロードマップでは、HBM5の量産は2028年ごろに予定されている。TrendForceのroadmap summaryによると、Samsungは12層、16層、20層の構成を検討している。
同じ報道では、zHBMは2029年以降とされている。これらの日程は、確定した出荷スケジュールではなく、報じられた見通しとして扱うべきだ。
複数年にわたるタイムラインには、規格、アクセラレータ設計、顧客要件が変化する余地がある。また、競合他社に独自の垂直パッケージング手法を開発する時間も与える。
業界はすでに、よりカスタマイズされたHBMへと移行している。この方向性は、メモリサプライヤー、ファウンドリ、パッケージング事業者、アクセラレータ設計者の境界を曖昧にし得る。
これらの分野にまたがるSamsungの立場は、一貫した技術的ストーリーを与えている。しかし、統合の価値が生まれるのは、関与するすべてのプロセスが顧客要件を満たした場合に限られる。
2ナノメートルのベースダイに弱点があれば、メモリプログラム全体を制約しかねない。パッケージング歩留まりの問題は、DRAM設計によって生まれた利点を打ち消す可能性がある。
同様に、熱対策は顧客の完全な冷却システムと連動しなければならない。パッケージ内部の熱経路は、パッケージの外へ熱を逃がす有効な経路がなければ価値が限られる。
したがって、この仕組みはシステム全体に及ぶ。HBM5の性能は、アクセラレータの電力、パッケージレイアウト、冷却、持続的なワークロード動作から切り離して評価することはできない。
Samsungの数値がまだ裏付けていないこと
Samsungは明確な目標を公表しているが、それらを達成済みの性能として扱うために必要な証拠はまだ提示していない。
半導体ロードマップの報道では、目標と実測済み製品の違いは見失われやすい。大きなパーセンテージは、ハードウェアが顧客に届く前であっても精密さの印象を与える。
Samsungは、HBM5の性能を2倍にするという目標の試験条件を公表していない。その数値が帯域幅、ワークロードのスループット、あるいは別の測定値を指すのかも明示していない。
同社は、最終的なHBM5のインターフェース幅やスタックあたりの帯域幅も示していない。これらの詳細がなければ、直接比較は不完全なままだ。
性能電力効率には、定義されたワークロードとシステム境界が必要だ。メモリのみ、パッケージ、あるいはより広範な冷却オーバーヘッドまで含めるかによって、測定値は異なり得る。
熱抵抗も測定箇所とパッケージ構成に左右される。比較可能な試験方法がなければ、パーセンテージでの改善に意味はほとんどない。
物理サンプルがすでに出荷されているため、SamsungのHBM4E発表にはより具体的な数値がある。それでも、性能と効率に関する数値の大半は同社によるものだ。
顧客認定は、より意味のある試験となる。認定では、サンプルが実際のアクセラレータパッケージと生産環境の中で信頼性高く動作するかを検証する。
量産化は別の障壁を生む。先進的なHBMは、多数のメモリダイ、ロジックベースダイ、数千の相互接続を一つのパッケージに組み合わせる。
重要な要素のどれか一つでも欠陥があれば、完成したスタックの歩留まりは低下し得る。歩留まりが悪ければコストは上昇し、研究室での性能が高く見えても供給が制限される可能性がある。
2ナノメートルのベースダイは、もう一つの実行上の変数を加える。Samsungは、十分な量産歩留まりを維持しながら、そのプロセスに期待されるロジック密度と効率を実現しなければならない。
Samsungの以前のHBM3E遅延は、認定がロードマップをどのように変え得るかを示すため、依然として重要である。それらはHBM5が同じ結果に直面することを証明するものではない。
ただし、首位奪還という主張には慎重であるべき理由となる。ロードマップは技術的方向性を示せるが、市場での地位を決めるのは顧客の採用だ。
HBM5が量産に入るまで、SK hynixにも対応する余地がある。同社自身のロードマップはHBM5とHBM5Eまで続いており、カスタムベースダイと熱設計の取り組みも進行している。
顧客は共同開発を通じて、その対応に影響を与えられる。アクセラレータベンダーは展開の何年も前から、インターフェース、パッケージング、容量、電力、ワークロード要件を指定する傾向を強めている。
そのため、Samsungの2倍という目標は変動するベンチマークになり得る。HBM5が開発中である間に、HBM4Eの実装は改善する可能性がある。
JEDEC規格も重要になる。標準化されたインターフェースは相互運用性を支える一方、カスタムHBMは共通仕様を超える顧客固有の機能を追加できる。
高度にカスタマイズされた製品は、あるアクセラレータでは強い結果を示しても、別の環境で同等の優位性を生まない可能性がある。これは、広範な世代ラベルの有用性を制限する。
メモリ帯域幅とアプリケーション性能にも違いがある。帯域幅を2倍にしても、AI学習や推論のスループットが自動的に2倍になるわけではない。
一部のワークロードは、プロセッサの実行性能、ネットワーク、ストレージ、またはソフトウェアによって制約される。大規模モデルのパラメータを繰り返し移動するため、高速メモリから大きな恩恵を受けるものもある。
したがって、実際の検証には複数のワークロードを含めるべきだ。アクセラレータ利用率、持続的なスループット、電力、温度、アプリケーションレベルの性能を測定する必要がある。
zHBMに関する主張は、さらに大きな慎重さを要する。Samsungは、現在出荷している製品より数年先にあるアーキテクチャ上の到達点を説明している。
8倍の性能目標は、その野心の規模を示している。製造、冷却、顧客にとっての経済性がその設計を支えられることを立証するものではない。
少なくともSamsungは、この主張をもっともらしい物理的な仕組みと結び付けている。より短い垂直経路は、通信密度を高め、データ移動に伴うエネルギーを削減できる。
しかし同社は、熱と歩留まりの課題がこうした利得を損なわないことを示さなければならない。その証明には、動作するシリコン、パッケージ化されたシステム、顧客試験が必要となる。
ロードマップが維持されるかを決める3つの兆候
次に決定的となる証拠は、HBM4Eの認定、HBM5サンプル、そして持続的な熱測定から得られる。
第一の兆候は、SamsungのHBM4Eにおける顧客認定と量産である。この世代は、HBM5の基盤となる複数の技術を使用している。
Samsungによると、HBM4Eは第6世代の10ナノメートル級DRAMプロセスと、4ナノメートルのロジックベースダイを使用する。また、効率と放熱を目的としたパッケージングの改善も取り入れている。
認定の成功は、Samsungが仕様を信頼性の高い顧客製品へと変換できることを示す。量産出荷は、歩留まり、一貫性、製造規模に関する追加の証拠となる。
遅延や採用の限定は、HBM5をめぐる説明を弱める。より複雑な世代に挑む前に、Samsungになお実行上の課題があることを示唆するからだ。
第二の兆候は、詳細なHBM5サンプルの登場である。Samsungは、容量、層数、インターフェース性能、帯域幅、電力、量産時期を開示する必要がある。
顧客向けサンプルによって、ベースダイがSamsungの計画する2ナノメートルプロセスを採用しているかどうかが明らかになるはずだ。また、HPBが完全なアクセラレータパッケージとどのように統合されるかも示されるだろう。
発表された効率と熱特性の目標に近づくサンプルは、Samsungの主張を強める。測定可能な仕様を伴わないモデルやデモでは、中核となる主張は未解決のままとなる。
第三の兆候は、持続的なシステムレベルの熱試験だ。ピーク帯域幅だけでは、この設計が長時間のAIワークロードで機能することを立証できない。
試験では、時間の経過に伴うメモリ温度、アクセラレータ温度、消費電力、スループットを示すべきだ。また、同等の冷却構成も比較する必要がある。
強い持続性能が得られれば、熱アーキテクチャが競争上のメモリ機能になったというSamsungの主張を支える。スロットリングや過剰な冷却要件があれば、その主張は弱まる。
競合他社の動向は、これら3つすべての兆候に追加的な文脈を与える。SK hynixのサンプル供給のペース、顧客との提携、熱設計は、ベンチマークがどれほど速く変化しているかを示すだろう。
それでも、この競争は最初にモックアップを披露したベンダーによって決まるわけではない。認定、生産歩留まり、顧客への割り当て、そして安定稼働を通じて決着する。
Samsungは、将来のHBM戦略を異例なほど測定可能な形で示している。HBM5はHBM4Eの性能を2倍にし、ワット当たり性能を20％向上させ、熱抵抗を20％削減する見込みだ。
この明確さは、顧客や観測者に有用な評価基準を与える。同時に、実製品が登場した際にSamsungが成功の定義を変更できる余地を狭めることにもなる。
開発者やAIインフラの購入者にとって実務上の問いは、どのロードマップに最大の数値が載っているかではない。電力と冷却の予算内に、持続的なアプリケーション性能をどれだけ収められるかだ。
まずHBM4Eの量産立ち上がりを注視し、次にHBM5の顧客向けサンプル、最後にフルパッケージの熱データを確認すべきだ。これらのシグナルを総合すれば、Samsung HBM5が信頼に足る競争力の再構築なのか、それとも意欲的なエンジニアリング上の到達点なのかが見えてくる。
