SamsungのzHBM、3DパッケージングでAIのメモリウォール突破を狙う
Samsungは8月4日に開催されたFMS 2026で、AIアクセラレータの上に積層メモリを配置する構想アーキテクチャ「zHBM」を発表した。この設計は、現在の広帯域メモリシステムで採用される横並びのパッケージングから大きく転換するものだ。また、Google Newsの見出しには検証に値する対立軸もある。Samsungは垂直統合によってAIのメモリウォールに挑もうとしている。
考え方は明快だ。メモリとコンピュートの接続を短くすれば、より少ないエネルギーと低いレイテンシーで、より多くのデータを移動できるはずだ。しかし、プロセッサ上にメモリを積層すれば熱が集中し、製造は複雑化し、製品の成否はパッケージング歩留まりに左右される。
このためzHBMは、Samsungのメモリロードマップにおける単なる追加項目ではない。従来型のHBMスケーリングでは持続が難しくなる利得を、パッケージングの幾何構造で実現できるという賭けである。同時にSK hynix、Micron、アクセラレータ設計企業、パッケージングパートナーに対し、垂直統合をどこまで進めるべきかという判断を迫る。
現在のHBMもすでにDRAMダイを積層し、垂直方向の電気経路で接続している。ただし、こうしたメモリスタックは通常、共通のインターポーザ上でGPUやアクセラレータの隣に配置される。Samsungの新提案は、スタックをアクセラレータそのものの上へ移し、距離を競争上の中心変数へと変える。
メモリウォールとは、プロセッサ速度と、システムがデータを供給できる能力との隔たりが拡大していくことを指す。より高速な演算ユニットも、モデルの重み、活性化値、キャッシュされたコンテキストを待たされるなら、その価値は限定的だ。Samsungの答えはメモリを物理的に近づけることだが、その近接性は難しい熱設計と生産上のトレードオフを生む。
Google Newsの見出しが隠す、より大きなアーキテクチャの転換
Samsungが提案しているのは、単により高速な次世代HBMではなく、パッケージトポロジーの変更だ。
Samsungはカリフォルニア州サンタクララで開催されたFMS 2026でzHBMを披露した。同イベントで公開されたカンファレンス議題では、Samsungの基調講演はメモリ中心のAIインフラ、拡大するコンテキスト、コンピュート中心システムの限界を軸に構成されていた。
この新アーキテクチャでは、AIアクセラレータの真上にメモリを垂直配置する。従来のHBMパッケージでは、複数の積層DRAMダイをインターポーザ経由でプロセッサに接続する。インターポーザは、隣接コンポーネント間の広い電気接続を担う基板だ。zHBMは、この水平の関係を垂直の関係に変えることになる。
この違いが重要なのは、インターコネクトが1ミリメートル長くなるごとに電気的コストが増すためだ。信号はパッケージ配線を通る際にエネルギーを消費し、経路が長くなるほどレイテンシーが増え、接続をどれほど高密度に配置できるかも制約される。垂直ボンディングは経路を短縮し、接続密度を高める可能性がある。
初期報道では、zHBMは4層または8層のメモリ構造を採用するとされる。Samsungは容量、帯域幅、消費電力、寸法、生産時期を網羅する完全な仕様を公表していない。したがって、現時点で得られる情報は性能の結論ではなく、アーキテクチャ分析を支えるものだ。
名称にも注意が必要だ。zHBMは、最終化されたJEDEC HBM世代に相当する新たな業界標準ではない。これは垂直統合型メモリアーキテクチャに対するSamsung独自の呼称である。顧客が導入するには、インターフェース、設計ツール、信頼性データ、製造プロセスがなお必要になる。
Samsungはこの概念を、AIデータセンター向けのほかのメモリ技術と併せて発表した。この幅広いポートフォリオは、インフラ設計における重要な変化を映している。現在の学習・推論システムには、帯域幅、容量、レイテンシー、永続性、コストのバランスが異なる複数のメモリ階層が必要だ。
HBMはアクセラレータに最も近い高速階層を担う。従来型DRAMはチップからより離れた場所で作業用メモリを拡張する。NANDフラッシュは速度こそ低いものの、はるかに大きな容量を提供する。課題は、データがこれらの階層間を移動する間も、高価なコンピュートユニットを稼働させ続けることだ。
元のzHBM報道はその野心を捉えていたが、本質的な展開はさらに深い。Samsungは、将来の性能向上は各コンポーネントをどう製造するかだけでなく、メモリとロジックをどう組み立てるかに左右されると主張している。
このアプローチは、先端パッケージングをトランジスタのスケーリングと並ぶ主要なシステム設計手段に位置付ける。メモリ供給、ファウンドリ運営、パッケージング技術開発を手がけるSamsungにとって、これは賭け金も引き上げる。zHBMは、これらの事業を一体となって機能する協調プラットフォームへとできるかを試すものだ。
AIシステムがメモリウォールに繰り返し突き当たる理由
このボトルネックは、アクセラレータが必要なデータをメモリが供給するより速く計算できるようになったときに現れる。
現代のAIチップには、大規模な演算ユニット群が搭載されている。公称性能はしばしば毎秒演算回数で示されるが、その数値は有用なデータが途切れず供給されることを前提とする。データフローが止まれば、高価なコンピュート能力は遊休状態になる。
AIメモリウォールに関する公表研究では、サーバーのピークコンピューティング性能は20年間にわたりDRAMおよびインターコネクトの帯域幅を上回る速度でスケーリングしてきたとされる。著者らは、ピークコンピューティング性能が2年ごとに3.0倍成長したのに対し、DRAM帯域幅は1.6倍だったと測定した。
研究では、インターコネクト帯域幅の成長はさらに遅く、2年ごとに1.4倍だった。これらの数値は、あらゆるシステムに対する予測ではなく、歴史的傾向を表すものだ。それでも、演算能力を追加するだけではAI性能の制約を解決できない理由を説明している。
この問題は、生成AIの推論時に特に明確になる。デコーダーモデルはトークンを順次生成し、モデルの重みをメモリから繰り返し読み出す。低バッチのワークロードでは、計算よりも重みの移動に多くの時間を費やす場合がある。
コンテキストの長期化は別の負担も加える。AIシステムは、再利用のため中間的なアテンションデータを保存するキー・バリューキャッシュに、先行トークンの情報を保持しなければならない。より大きなコンテキストと同時利用者の増加はこのキャッシュを拡大し、容量と帯域幅の両方を要求する。
エージェント型システムはこの圧力を強める。エージェントは状態を維持し、複数のモデルを呼び出し、文書を検索し、複数のワークフローを稼働させる場合がある。こうした振る舞いはそれぞれ、メモリ、ストレージ、アクセラレータ、ネットワーク間の移動を増やす。
HBMは、広いインターフェースと垂直積層DRAMによって、この問題の一部に対応する。Samsungが商用化したHBM4の仕様は、現在の方向性を示している。同社によると、12層HBM4はピン当たり毎秒11.7ギガビット、スタック当たり最大毎秒3.3テラバイトに達する。
Samsungはこの製品を24GBから36GBの容量で提供している。また、48GBに達する将来の16層オプションについても説明している。これは依然として大幅な進歩だが、帯域幅を高めてもパッケージ内部のあらゆる物理的距離がなくなるわけではない。
従来のHBMスタックは、依然としてアクセラレータと横方向に通信する。インターポーザは数千の接続を提供するが、その経路はパッケージ面積を占有し、電力を消費する。より大規模なシステムではHBMスタックを追加できるものの、パッケージサイズ、配線、熱の制約が最終的には介入する。
zHBMは、この残る距離に挑む。メモリをコンピュートの真上に配置すれば、垂直接続は横方向のリンクより短く高密度にできる可能性がある。プロセッサは広いインターポーザ上を信号で横断させることなく、より多くのデータにアクセスできるかもしれない。
これは、zHBMがメモリ階層全体をなくすことを意味しない。容量要件は、アクセラレータ近傍に搭載できるプレミアムメモリの量を引き続き上回る。システムは依然として外部DRAM、フラッシュストレージ、高速ネットワークに依存する。
この提案が狙うのは、むしろ階層の中で最も価値が高い部分だ。頻繁にアクセスされる重みやデータをコンピュート近くに保持することで、アクセラレータの稼働率を高められる可能性がある。また、高密度データセンターでますます重要になる制約である、ビット移動あたりのエネルギー消費も抑えられる。
クラウド事業者にとって、稼働率は経済性に直結する。メモリ待ちのアクセラレータも、スペース、冷却、ネットワーク、資本を消費する。したがって、データ供給を改善することは、公称コンピューティング性能を高めるのと同じほど重要になり得る。
開発者も同じ制約を間接的に経験する。それはバッチサイズの縮小、コンテキストの制限、レイテンシーの増大、あるいはより複雑なモデル分割として現れる。より優れたハードウェアがすべてのソフトウェア上のトレードオフを解消するわけではないが、どの妥協が必要になるかを変えることはできる。
Samsung、パッケージングを主要な競争力へ
主要な競争はもはやSamsung対単一のメモリベンダーではなく、垂直パッケージング対横並びのHBMレイアウトである。
Samsungの立場には、この競争を促す理由がある。同社はDRAM、NAND、ロジックプロセス、先端パッケージを製造している。垂直統合設計により、他のサプライヤーならパートナーとの交渉が必要になるコンポーネント横断の判断を、同社は調整できる。
同社のHBM4はすでにこの戦略を反映している。Samsungは製品のロジックベースダイを4ナノメートルプロセスで製造し、メモリダイには1c DRAM技術を使用している。同社は、メモリ部門とファウンドリ部門の連携が性能と生産を支えるとしている。
SamsungはGTC 2026で、高密度の銅接続を用いてダイを接合するパッケージング手法「ハイブリッド銅ボンディング」も発表した。同社のGTC技術概要によると、この手法はそこで展示された製品の熱抵抗を20％改善する。
ハイブリッドボンディングは、微細な垂直接続には精密で信頼性の高いダイ接合が必要であるため、zHBMに関連する。従来のマイクロバンプはダイ間の空間を占有し、接続密度を制限する。直接銅ボンディングは間隔を狭め、電気経路を短縮し、より多くの垂直接続を作り出せる。
しかし、より多くのコンポーネントを一つの構造に組み込むことは、それらの間の依存関係も高める。メモリ、アクセラレータ、またはボンドの欠陥は、組み立てられたパッケージ全体に影響する可能性がある。製造業者はボンディング前に良品ダイを識別し、多数の接続にわたってアライメントを維持しなければならない。
SK hynixとMicronは、引き続き重要な競争上の参照点となる。両社はHBMを販売し、先端積層、熱管理、顧客別設計に投資している。Samsungの主張に挑戦するために、zHBMという名称を模倣する必要はない。
両社は従来型HBMの帯域幅を改善し、スタック高を増やし、ベースダイを改良するか、独自のより緊密なロジック統合を開発することで対応できる。アクセラレータ企業もまた、メモリを高温のコンピュート領域の真上に配置せず、より大規模な横方向HBMシステムをサポートするようパッケージを再設計できる。
そのため、市場では複数のレイアウトが支持される可能性がある。学習用アクセラレータは最大帯域幅と大規模インターコネクトを優先する。推論チップは容量、レイテンシー、電力効率を重視する場合がある。カスタムアクセラレータは、より限定的なワークロード前提に合わせてメモリを最適化できる。
Samsungとアクセラレータ設計企業との関係が、zHBMが製品化されるのか、それともロードマップ上の構想にとどまるのかを左右する。メモリ供給企業だけでパッケージアーキテクチャを決めることはできない。プロセッサ、メモリインターフェース、冷却システム、電力供給、ソフトウェアスタックを一体で設計する必要がある。
この要件により、顧客固有のHBMの重要性は高まる。標準インターフェースは幅広い市場を支える一方、カスタム設計ではメモリの挙動を単一のアクセラレータ向けに最適化する。物理的な積層によってメモリに関する判断がプロセッサ設計と結び付くため、zHBMはカスタム寄りのアプローチに見える。
Samsungは、こうした顧客との関係を強化している。7月には、メモリ、ファウンドリーサービス、先端パッケージングを対象とするBroadcomとの協業拡大を発表した。両社はAIおよびネットワーキング向けシリコンについて、2.3Dおよび2.5D統合に具体的に言及している。
この合意は、BroadcomがzHBMを採用することを確認するものではない。ただし、Samsungがパッケージングを購買判断の要素にしたい理由は示している。同社は、より積極的な垂直統合の選択肢を開発する間にも、複数の統合手法を提供できる。
この戦略は、独立系パッケージング事業者やファウンドリーにも圧力をかける。アクセラレータの顧客がメモリ、ロジック、組み立てを一社に求めるなら、垂直統合型メーカーの交渉力は高まる。顧客がそれぞれの分野で最高水準の部品を選ぶなら、Samsungは柔軟性低下を補えるだけの価値を統合によって生み出せることを証明しなければならない。
Google Newsの読者には、Samsung、SK hynix、Micronによる単純な競争に見えるかもしれない。より重要な争点は、システムの境界をどこに置くべきかだ。zHBMは、メモリパッケージとプロセッサパッケージの境界をなくすことを提案している。
熱と歩留まりがzHBMと量産の間に立ちはだかる
アクセラレータ上にメモリを配置すればデータ経路は短くなるが、温度に敏感なDRAMがパッケージ内でも特に高温になる部品の近くに置かれることになる。
AIアクセラレータは、大量の電力を熱へと変換する。従来のパッケージでは、高電力部品をインターポーザ上に分散させ、熱除去システムに接続する。垂直積層では、各層を冷却できる表面積が小さくなる。
DRAMにも動作温度の制約がある。高温は保持特性、信頼性、性能に影響を与える可能性がある。メモリ周辺に熱を閉じ込めるパッケージでは、接続短縮によって得られる電気的な利点を失いかねない。
そのためSamsungは、信頼できる熱経路を確立する必要がある。熱は専用の垂直構造を通じて、メモリ領域の周囲を経て、あるいは再設計されたスプレッダへと移動させる必要があるかもしれない。その後、冷却装置がパッケージ全体から熱を取り除かなければならない。
電力供給も別の制約となる。アクセラレータとメモリには、高電流下でも安定した電圧が求められる。垂直統合では配線密度が高まり、熱膨張は接合部や薄いダイに機械的ストレスを与える可能性がある。
パッケージの歩留まりには、別の経済的リスクがある。複数の高価値ダイを組み合わせるパッケージでは、すべての部品が正常に連携して動作することがコストの前提となる。個々の歩留まりが高くても、多くの接合工程が含まれれば、組み立て後の歩留まりは低下しうる。
直接接合の後では、修復可能性も限られる。従来の部品なら、組み立ての早い段階で不具合を切り分けられる場合がある。深く統合されたスタックでは、より多くの価値を廃棄せずに不良要素だけを交換する機会が少なくなる。
Samsungには、こうした問題への経験がある。同社のHBM製品はすでに、シリコンダイを貫通する垂直電気接続であるthrough-silicon viasを採用している。zHBMが登場する何年も前に、同社は12層TSVパッケージングを開発していた。
ただし、DRAMダイを積層することと、アクティブなコンピュート上にメモリを配置することは同じではない。電力密度、ダイサイズ、材料、熱勾配が異なる。これまでのHBM経験は不確実性を減らすが、新たな検証の必要性をなくすものではない。
SamsungによるzHBMの公開説明では、HBM4またはHBM4Eとの監査済み比較は示されていない。量産歩留まり、持続帯域幅、実測のビット当たりエネルギー、アクセラレータレベルの性能も開示されていない。こうした省略は初期コンセプトとしては通常だが、確信を持った結論には限界がある。
最も安全な解釈は、Samsungが方向性を示したということだ。量産条件下でzHBMがより優れたシステム全体の経済性を実現することは、まだ示されていない。研究室のパッケージと、認定済みのデータセンター向け部品では、求められる基準が異なる。
信頼性試験では、繰り返しの温度変化、長時間の負荷、接合の健全性、メモリエラー率を対象にする必要がある。顧客は、選ばれたサンプルの好結果だけでなく、多数のパッケージで予測可能な性能も求めるだろう。
ソフトウェアも不確実性を生む。アプリケーションが新たな物理レイアウトから自動的に恩恵を受けるわけではない。コンパイラ、ランタイム、モデル提供フレームワークは、利用可能なメモリ階層にデータを効果的に配置しなければならない。
小容量で高速なzHBM層は、拡張されたコンピュート近傍キャッシュのように機能しうる。より大容量の実装なら、モデル重みやキー・バリューキャッシュのデータを直接保持できるかもしれない。それぞれの用途には、異なる容量、帯域幅、割り当てポリシーが必要となる。
システム設計者は、zHBMを代替手段と比較する必要もある。より従来型のHBMスタックでも、製造リスクを抑えながら十分な帯域幅を実現できる可能性がある。圧縮、量子化、モデルのスパース化、スケジューリングの改善は、パッケージ形状を変えずにメモリトラフィックを削減できる。
高帯域幅フラッシュは別の経路をもたらす。DRAMクラスの挙動と引き換えに、より大きな容量と永続性を得る。最速のメモリ層を置き換えるものではないが、一部の推論ワークロードでは魅力的だ。
結果は、勝者総取りの競争ではない。AIシステムは複数の技術を組み合わせる可能性が高い。zHBMが採用されるのは、冷却、歩留まり、ソフトウェアのコストを含めた後にも、追加統合による測定可能な利得を示せる場合に限られる。
したがって、Samsungの主張は工学的な目標として読むべきだ。このコンセプトには健全な物理的動機があるが、同社は商用化の準備状況を独立して確立してはいない。検証の不足こそが中心的なリスクであり、アーキテクチャを退ける理由ではない。
SamsungのzHBM発表後に注目すべきこと
zHBMがインフラになるのか、説得力のあるカンファレンス上のコンセプトにとどまるのかを示すシグナルは3つある。
第1のシグナルは、完全な技術情報の開示だ。Samsungは、代表的なパッケージについて容量、帯域幅、インターフェース密度、電力、熱に関する測定値を公表する必要がある。比較では、zHBMと従来型HBMで同じワークロードおよびアクセラレータのクラスを使用すべきだ。
転送ビット当たりのエネルギーは、特に重要になる。接続が短くなればデータ移動のコストは下がるはずだが、冷却やパッケージのオーバーヘッドがその利点の一部を相殺する可能性がある。短時間のピーク測定よりも、持続的な結果が重要だ。
詳細なパッケージ図も、zHBMが担う役割を明確にする。メモリがアクセラレータを覆うのか、選択された領域を占めるのか、あるいは専用の熱構造を用いるのかを示すべきだ。この形状が性能と製造可能性の両方を左右する。
第2のシグナルは、顧客による認定だ。アクセラレータ設計企業は、実際のワークロードと量産要件の下でパッケージを試験しなければならない。社名を明かした評価パートナーは、社内デモを追加するよりも重みがある。
認定は、zHBMがメモリ供給企業のロードマップを超えたことを示す。また、どの市場がこの設計を最初に評価するのかも明らかにする。汎用GPUより先に、カスタム推論アクセラレータがより緊密な統合を受け入れるかもしれない。
Samsungの2026年HBMロードマップは有用な比較対象となる。同社はHBM4を量産に移行し、HBM4Eのサンプルは年後半に続くと述べた。zHBMにおける同様のマイルストーンには、エンジニアリングサンプル、顧客試験、明確な生産時期が含まれる。
第3のシグナルは、競合各社の反応だ。SK hynix、Micron、TSMC、主要なアクセラレータベンダーは、カンファレンスや製品発表で独自のメモリおよびパッケージング計画を開示するだろう。その選択は、垂直配置が次に必要なステップを提供するというSamsungの主張を試すことになる。
競合他社が類似したメモリ・オン・ロジックのレイアウトを採用すれば、Samsungが最初の契約を獲得しなかったとしても、アーキテクチャ上の主張は強まる。より大規模な横並びHBMシステムが広く選好されれば、その主張は弱まる。
熱設計にも同等の注意を払うべきだ。Samsungと競合各社はすでに、熱除去をメモリに関する最重要課題として扱っている。パッケージレベルの冷却に関する証拠を欠く将来のzHBM更新は、慎重に受け止めるべきだ。
標準化活動は、競争シグナルの中でも別の手掛かりとなる。独自設計でもカスタム顧客には届くが、より広い普及には共通インターフェースと試験慣行が有利に働く。アクセラレータベンダーの参加は、ブランド名よりも重要だ。
開発者や企業の購入担当者にとって、当面の教訓は、まだ出荷日が決まっていないzHBMハードウェアを前提に計画しないことだ。有用な示唆はシステムのボトルネックに関するものだ。モデルの速度は、データ移動、メモリ容量、ワークロードの形状にますます依存している。
インフラチームは、より多くのコンピュートでレイテンシを解決できると想定する前に、アクセラレータ利用率、メモリ帯域幅への圧力、キャッシュの増大を測定すべきだ。量子化、バッチ処理、モデル配置がこれらの測定値をどう変えるかも検討する必要がある。
知識集約型AIアプリケーションでは、この問題が具体的に表れる。長い文書コレクションを処理する、または拡張された作業コンテキストを維持するシステムは、メモリ階層全体に圧力をかける。ハードウェア側の対応は、どれだけのコンテキストを計算の近くに保持できるか、そしてアプリケーションがどれだけ迅速にそれを取得できるかに影響する。
Google NewsはSamsungの3Dパッケージング提案に注目を集めたが、今後は製品の証拠がこの物語を支える必要がある。測定済みの仕様、社名を明かした認定パートナー、競合するメモリアーキテクチャからの明確な反応に注目したい。
Samsungがこの3つすべてを示せば、zHBMは横方向のHBMパッケージから垂直統合型AIシステムへの信頼できる移行に見えるだろう。開示が概念的なままなら、従来型HBMは、実績ある歩留まり、確立されたインターフェース、導入可能な容量という利点を維持する。
次の発表は、実務的な問いに答えるべきだ。Samsungは、より大きな熱および製造上の問題を生まずに、メモリ経路を短縮できるのか。この答えこそが、zHBMという名称ではなく、このアーキテクチャがAIインフラを変えるかどうかを決める。
