SK hynixの3D FeNAND、NANDをAIコンピューティングエンジンへ転換――ただし次はハードウェア検証
SK hynixは、NANDをストレージの枠を超えて活用する3D FeNAND設計の詳細を公表し、従来の2Dアレイと比べて最大16倍の演算スループットを報告した。同社は、評価条件下で最大4,950倍のエネルギー効率も報告している。これらの数値により、SK hynixの3D FeNANDは、AIにおけるデータ移動の問題に対する極めて意欲的な解答として注目される。
この研究は、一般的なソリッドステートドライブをGPUの代替品に変えるものではない。提案されているのは、モデル重みを保存する場所で特定の数理演算を実行する、アナログ・コンピュート・イン・メモリ（A-CiM）アーキテクチャだ。この設計により、メモリと独立した処理ハードウェアの間でデータを繰り返し転送する必要を減らす。
したがって、中心となる競争は単なる商業面ではなく、アーキテクチャ面にある。従来のAIシステムはストレージ、メモリ、プロセッサを分離している一方、SK hynixは高密度メモリ構造1つで重みの保存と処理を担わせようとしている。2025 IEEE International Electron Devices Meetingで発表された結果は、この発想が注目に値する理由を示している。ただし、それが信頼性と製造可能性を備えたAIハードウェアになるかどうかは、まだ決着していない。
SK hynixの3D FeNANDは、従来は別々だった3つの最適化を統合する
重要な変化は、単一のメモリセルの改良ではなく、セル、周辺回路、ワークロードマッピングを協調させるアーキテクチャにある。
SK hynixは、「Co-Optimizing Cell, Non-Cell, and Page Schemes for Energy Efficient Analog Computing in 3D FeNAND」と題する論文でこの研究を発表した。この論文は2025年12月に開催されたIEDM 2025で公開された。SK hynixは2026年10月14日に詳細な公開解説を掲載した。
同社の3D FeNAND研究では、相互に関連する3つの最適化領域が説明されている。セル方式は、メモリセルがアナログ値をどのように表現するかを制御する。非セル方式は、ワード線やセルを選択・動作させるその他の構造を扱う。ページ方式は、ニューラルネットワークのデータと計算をどのように配置するかを制御する。
この区別が重要なのは、アナログ計算にはゼロまたは1を保存する以上のことが求められるためだ。セルは、有用な重みを符号化できるだけの分離度を持つ複数のコンダクタンスまたは電流レベルを表現しなければならない。これらのレベルは、抵抗、電気的ばらつき、垂直NANDストリング全体での相互作用があっても読み出せる状態を維持する必要がある。
SK hynixは、パルス数変調によって書き込みアルゴリズムを調整したとしている。この手法では、制御された一連の電気パルスを用いてセルを調整する。狙いは、長いNANDストリングにわたる電圧損失が重要になる低電流条件下で、より多くの利用可能なレベルを実現することだ。
2つ目の変更は、ワード線の遷移を対象とする。ワード線は、セルを選択・制御するための電圧を伝える。メモリセル自体が効率的に動作していても、これらの線を繰り返し切り替えることは電力を消費する。
研究チームは、デュアルワード線アクティベーション方式を提案した。データがアレイを通過する際に必要となる遷移回数を減らすものだ。この非セル最適化は、理想化されたメモリベンチマークでは見落とされがちな、ストレージ要素以外のオーバーヘッドを狙っている。
3つ目の変更は、ページ内パイプライニングとページ分割によって計算を再編成する。ページ内パイプライニングでは、複数のニューラルネットワーク層と重複する演算を1ページ内にマッピングする。ページ分割では、ページ全体を使うと処理が無駄になる場合に、より小さな動作単位を選択する。
同社の技術概要によると、統合設計は従来の3D FeNANDアーキテクチャと比べて20.4倍のTOPSを実現した。TOPSは、毎秒1兆回単位の演算を測る指標である。また、コンピューティングのエネルギー効率で一般的な指標であるTOPS/Wでは、7.17倍を達成した。
これらの比較は、従来の2Dメモリアレイに対するより大きな成果とは異なる。SK hynixは、これらの2D代替方式に対して最大16倍のスループット、最大4,950倍のエネルギー効率を報告している。基準を分けて捉えることは不可欠だ。一方の比較は以前のFeNAND研究からの進歩を測るものであり、もう一方は平面アレイに対する密度上の優位性を測るものである。
この研究は、NANDをめぐる議論を変える。密度だけが最終目標ではなくなったからだ。アレイは、その省電力効果を制御回路や非効率なデータマッピングによって失うことなく、密度を有用な計算に活用できなければならない。
AIのメモリウォールがNANDに新たな役割を与える
SK hynixが狙っているのはモデル重みの移動に使われるエネルギーであり、NANDセルをあらゆる用途で汎用プロセッサより高速にすることではない。
現代のアクセラレータは、ストレージ、メモリ、キャッシュ、演算ユニットの間でデータを繰り返し移動させる。この移動はエネルギーを消費し、レイテンシも増大させる。モデルに近傍のメモリアレイが保持できる以上の重みが含まれる場合、この問題はさらに深刻になる。
広く引用されるインメモリコンピューティングのレビューは、データ移動が時間とエネルギーの主要コストであると指摘している。コンピュート・イン・メモリは、選択された演算をメモリアレイの内部、または極めて近い場所で実行することで、このコストに対処する。
アナログ・コンピュート・イン・メモリは、電気的な挙動を用いて多数の乗算と加算を並列に計算する。積和演算は入力に重みを乗じ、その結果を加算する処理である。ニューラルネットワークは、推論と学習の際にこうした演算を繰り返し実行する。
このワークロードは、高密度メモリに戦略的な優位性をもたらす。アレイがより多くの重みを保存できれば、システムがそれらを再ロードする頻度は下がる。再ロードの削減は、転送、書き換え、実際の計算前後のアイドル時間を減らせる可能性がある。
従来の2Dコンピュート・イン・メモリアレイは並列演算を提供できるが、平面的なレイアウトのため、一定のチップ面積内での容量には限界がある。大規模モデルでは、重みを複数のアレイに分割するか、新しいグループを繰り返しロードする必要がある。いずれの選択肢もオーバーヘッドを生む。
3次元NANDはすでに、メモリセルを垂直方向に積層することで、関連するストレージ上の問題を解決している。SK hynixは、その垂直密度がアナログ計算も支えられるかを問うている。FeNANDは、従来の電荷ベース制御を、複数のプログラム可能な状態に適した強誘電体メカニズムへ置き換える。
強誘電体材料は、外部電界が消えた後も内部の分極を保持する。その分極を変えると、データの保存とセル電流の制御に用いる電気的状態が変化する。原理上、この挙動は不揮発性のマルチレベル重み保存を支える。
商用3D NANDは通常、CTN（charge-trap nitride）に依存している。この構造は、絶縁層内に電子を捕捉・放出することで情報を保存する。高密度なデジタルストレージには適しているが、精密なアナログ電流制御には異なる要件がある。
SK hynixは、FeNANDが低消費電力で複数の電流レベルをより適切に制御できると主張する。この特性により、メモリは単なるファイル保存ではなく、行列演算に関連するものとなる。垂直構造は、限られた面積内に大きな重みセットを配置することも可能にする。
負荷がかかるのは、重みの絶え間ない移動に依存するアーキテクチャだ。GPUや他のデジタルアクセラレータは、依然としてより柔軟で成熟している。しかし、それらを支えるメモリ階層は、高並列な演算ユニットへ継続的にデータを供給しなければならない。
SK hynixは、HBM、DRAM、GPUを直ちに排除することを提案しているわけではない。同社の幅広い製品群には、主要な3つのメモリカテゴリすべてが含まれる。FeNANDはむしろ、高密度な重み保存と選択的なアナログ演算に最適化された、もう1つの可能なレイヤーを加えるものだ。
この役割分担は重要である。学習では多くの場合、高い数値精度、頻繁な重み更新、柔軟な実行が必要になる。推論では安定した重みを反復演算に利用できるため、不揮発性コンピュート・イン・メモリはより現実的な初期ターゲットとなる。
したがって、短期的な機会は特化型アクセラレータにある。重みの移動がエネルギー使用量の大半を占める場合、エッジシステム、検索エンジン、大規模推論ワークロードは恩恵を受ける可能性がある。正確な市場は、FeNANDが研究条件の外でも実用的な精度を維持できるかに左右される。
SK hynixの3D FeNANDは、どのように密度をスループットへ変えるのか
この設計が主張する性能向上は、単一の高速トランジスタによるものではなく、より多くの重みをその場に保持し、その周辺のボトルネックを取り除くことで得られる。
アーキテクチャは基本的な物理的優位性から始まる。垂直FeNANDはセルを上下に積層し、一定のフットプリント内により多くの重みを保存できる。局所的な容量が大きくなれば、外部メモリと重みをやり取りする必要性が減る。
ただし、容量は自動的に演算スループットを生むわけではない。長い垂直ストリングでは抵抗が生じ、電流が流れるとIRドロップが発生する。IRドロップとは、電流が抵抗を通過することで起きる電圧損失である。
この損失は、利用可能な電流範囲を圧縮する可能性がある。電流状態同士が近づくと、システムはあるアナログ重みを別の重みと区別しにくくなる。分離が不十分であれば、計算エラーの可能性が高まる。
SK hynixのセル最適化は、プログラムされた状態を調整するためにパルス数変調を使う。粗い1回の書き込み操作に頼るのではなく、このアルゴリズムは制御されたパルスを適用する。同社は、選択した方式が、低電流かつIRドロップを考慮した条件でマルチレベル動作を改善したとしている。
次のボトルネックはセルの外部にある。計算中、ワード線はNANDストリングの一部をアクティブにしなければならない。選択する線を繰り返し切り替えると、スイッチングエネルギーが増え、演算シーケンスも遅れる。
この研究では、遷移負荷を抑えるためにデュアルワード線アクティベーションを利用している。2本のワード線が協調動作に参加し、不必要な切り替えを減らす。このアプローチは、周辺の動作を受動的な配線ではなく、コンピューティングエンジンの一部として扱う。
ページ構成が3層目を形成する。NANDは、ページとして構成されたセル群を単位に読み出し・動作する。ワークロードに対してページが大きすぎると、未使用のデータや回路をアクティブにする可能性がある。ページが小さすぎると、追加の操作が必要になる場合がある。
SK hynixは、これらのコストのバランスを取るためにページ分割を評価した。公開概要では、16キロバイトのページと4キロバイトの構成を比較している。より小さな分割は、割り当てられたワークロードとの適合性が高ければ、並列性を向上させられる。
ページ内パイプライニングは、アレイがニューラルネットワーク層を処理する方法も変える。この手法は、複数の層と選択されたネットワーク構造の複製をページ内にマッピングする。研究チームによれば、これによりフォワード演算とワード線遷移が減少する。
IEDMプログラムは、この結果を包括的な協調最適化として説明している。この表現は重要だ。ページマッピングを変えずにセルだけを改善しても、システムレベルのオーバーヘッドは残る。
この仕組みは、スループットとエネルギー効率の向上幅に大きな差がある理由も説明する。重みの再ロードを避けることは、計算時間以上の節約につながる。転送や書き込み操作の繰り返しを排除でき、ワット当たりの演算性能を大幅に改善し得る。
ただし、報告された4,950倍という数値はベンチマーク上の比較であり、量産サーバー全体での性能を約束するものではない。これは、制約されたチップ面積の前提で、評価対象のFeNANDアプローチを選定された2Dメモリアレイと比較したものだ。周辺電子回路、データ変換、システム通信も依然としてエネルギーを消費する。
アナログの結果は通常、他のハードウェアが利用できるデジタル値へ変換する必要がある。アナログ・デジタル変換器は面積を占有し、相当な電力を消費し得る。アレイ間で部分結果を蓄積することも、一部のデータ移動を再び発生させる可能性がある。
この研究が重要である理由は、成功を宣言する前に、こうした複数の相互作用に取り組んでいる点にある。セルの挙動、制御のオーバーヘッド、マッピング効率が一つの分析に含まれている。これはセル単体の実証よりも多くを示す。
また、ハードウェアとソフトウェアの協調設計という方向性も示している。コンパイラとモデルマッピングツールは、利用可能なページ、精度、電流レベルを把握しなければならない。実用的なFeNANDアクセラレータには、ハードウェアの強みを生かしてモデル演算を配置するソフトウェアが必要になる。
競争の焦点は、重みを移動させるか、重みがある場所で計算するかだ
SK hynix 3D FeNANDは従来のメモリ階層に挑戦するが、複数のインメモリコンピューティング技術とも競合する。
主な競争相手は、プロセッサとメモリを分離する確立済みの構成である。このアーキテクチャは柔軟性、精度、成熟したソフトウェアを提供する。一方の弱点は、各境界で電力を消費する階層をまたいでデータを繰り返し移動させることにある。
HBMは、アクセラレータの近傍で非常に高い帯域幅を提供することで、この弱点を軽減する。従来のメモリよりはるかに高速にGPUへデータを供給できるため、AIシステムの中核となっている。ただしHBMもデータを移動させるのに対し、インメモリコンピューティングは特定の転送を回避しようとする。
両技術は共存できる。HBMは頻繁に変化するアクティベーションや一般的なアクセラレータのトラフィックを処理できる。高密度なFeNANDアレイは、より大規模な固定重みの集合を保持し、適した行列演算を実行できる。
SRAMベースのインメモリコンピューティングも別の選択肢である。SRAMは高速でデジタルロジックと親和性が高いが、セルの面積が大きく、電力が失われるとデータも失われる。密度が限られるため、アクセラレータ内で利用可能なモデル容量を制約する可能性がある。
抵抗変化型RAM、すなわちRRAMは、アナログ計算にプログラム可能な抵抗を利用する。RRAMクロスバーは行列ベクトル演算を効率的に実行できるため、重要な研究プラットフォームとなっている。実用化に向けた課題には、デバイスばらつき、耐久性、変換オーバーヘッド、大規模アレイへの拡張が含まれる。
相変化メモリと磁気メモリも、他の不揮発性の選択肢となる。各技術は、密度、プログラミングエネルギー、耐久性、速度、製造の複雑さをそれぞれ異なる形でトレードオフしている。あらゆるシステムレベルの妥協を解消した単一のデバイスはまだ存在しない。
FeNANDが提案する利点は、垂直方向の高密度とアナログのプログラム可能性を組み合わせる点にある。3次元ストリングは、同等の平面アレイよりはるかに多くの重みを保存できる。この密度は、モデルがそうでなければ頻繁な再読み込みを必要とする場合に価値を持つ。
このアプローチは、デジタル近傍メモリ処理とも競合する。こうしたシステムはアナログ電流状態に依存するのではなく、従来型ロジックをメモリの隣に配置する。デジタル計算は通常、より予測可能な精度を提供するが、効率向上は小さくなる可能性がある。
IEDM 2025は、このより広範な競争を示した。Macronixは、大規模言語モデル向けに3D NANDを基盤とするミックスドモードのストレージ内コンピューティングアーキテクチャを発表した。そのケーススタディではQwen 2.5 Math 7Bを使用し、MATH500で計算誤差を評価した。
この近接する研究は、NANDベースの計算が1社や1つの材料に限られないことを示している。研究者たちはアナログ、ミックスドモード、ストレージ内の設計を探究している。共通する動機は、大規模な重みストアと分離されたプロセッサの間の転送を減らすことだ。
SK hynixには、この研究方向における過去の経験もある。IEEEのFeNAND overviewでは、セルあたり少なくとも256のコンダクタンスレベルを持つ初期のSK hynixデバイスが紹介された。この研究では、安定した積和演算と、評価タスクで87.8％の精度が報告されている。
新しい論文は、高密度アナログ計算の実証から、その周辺アーキテクチャの最適化へと進んでいる。この進展が重要なのは、信頼できる製品には有利なデバイスだけでは不十分だからだ。再現可能なプログラミング、管理可能な周辺回路コスト、ワークロードを意識したデータ配置が必要となる。
競争上の問いは、FeNANDが1つの行列演算を実行できるかどうかではない。完全なシステムが、その密度とエネルギー上の優位性を維持できるかどうかである。変換、補正、制御用ハードウェアを過剰に追加する設計は、中心的な主張を弱める。
効率性の主張は、依然として精度と製造の試験に直面している
未解決の問いは、ばらつき、精度、耐久性、システム全体のオーバーヘッドを同じ測定に含めた場合でも、SK hynixが報告された優位性を維持できるかどうかだ。
アナログコンピューティングは、デジタルの確実性の一部を物理的な並列性と引き換えにする。電流はアレイ内で自然に加算され、多数の演算を同時に実行できる。しかし、電気ノイズとデバイスばらつきによって結果がずれる可能性がある。
2026年のanalog accuracy reviewは、ノイズ、デバイスばらつき、回路効果、変換オーバーヘッドを根強い制約として挙げている。補正手法は精度を向上できるが、そのために面積、時間、またはエネルギーを消費する。
FeNANDは、これらの一般的なアナログ課題に加え、長い垂直ストリングの挙動にも直面する。信号が構造内を通過するにつれ、抵抗は増加する。セルは隣接する演算に影響を及ぼし得るほか、プロセス差によってスイッチング閾値が変化することもある。
強誘電体材料には、固有の信頼性に関する疑問もある。繰り返しプログラミングすることで、デバイスの挙動は時間とともに変化し得る。保持性、耐久性、温度感度、ばらつきは、大規模に製造されたアレイ全体で許容可能な範囲に収まらなければならない。
マルチレベルストレージは、難易度をさらに高める。レベル数が増えるほど、セルあたりに保存できる情報量は増加する。一方で隣接状態間の電気的マージンは小さくなり、ノイズやドリフトの影響がより大きくなる。
SK hynixの書き込み最適化は、モデル化された抵抗条件下での電流レベル分離に取り組んでいる。これは有用な証拠だが、すべての製品上の疑問に答えるものではない。公開資料には、商用チップ、製造スケジュール、顧客認定プログラムの記載はない。
ベンチマークの境界条件にも注意が必要だ。最大16倍のスループット向上と4,950倍のエネルギー効率向上は、普遍的な倍率ではない。特定のアーキテクチャ、チップ面積の制約、ワークロードの前提を比較している。
20.4倍のTOPS改善と7.17倍のワット当たりTOPS向上は、以前の3D FeNAND設計を基準としている。これらの数値は協調最適化の価値をより明確に切り分けている。それでも、独立して再現された製品測定ではなく、研究上の評価を示すものだ。
システムレベルの性能は、メモリアレイ以外の構成要素にも左右される。入力供給、データ変換、エラー処理、スケジューリング、ホストプロセッサとの通信はすべて寄与する。冷却と電力供給も、実際に展開可能な効率に影響する。
ワークロード適合性も別の制約となる。行列演算の比重が高い推論は、アナログ積和演算に自然にマッピングできる。分岐の多いコード、変化する重み、高精度タスク、一般的なソフトウェアは、同じようには適合しない。
モデルアーキテクチャは、半導体の生産より速く変化し得る。あるページレイアウトや精度に最適化されたチップは、新しいアテンション機構、スパース性パターン、量子化フォーマットに直面する可能性がある。プログラマビリティが、こうした変化に設計がどれだけ耐えられるかを決定する。
公開説明において、ソフトウェアは依然として重要な欠落層である。開発者には、コンパイラ、マッピングツール、キャリブレーションルーチン、性能モデルが必要だ。このスタックがなければ、有能なハードウェアであっても一貫して利用することは難しい。
製造統合は、最大の長期的試験をもたらす。研究者は歩留まりや信頼性を損なわずに、強誘電体材料を高密度NANDプロセスへ組み込まなければならない。完成したデバイスは、確立されたメモリ生産と経済的にも競争しなければならない。
こうした制約のいずれも、この研究を無効にするものではない。むしろ、論文が確立した内容を明確にする。SK hynixは、大規模なアーキテクチャレベルのベンチマーク向上に支えられた、FeNANDコンピューティングのより統合された道筋を提示した。
まだ実証されていないのは商用化である。同社は生産時期、名称を明示したアクセラレータ、このアーキテクチャを導入するシステムベンダーを発表していない。読者はこの結果を、出荷仕様ではなく研究上の節目として捉えるべきだ。
FeNANDが研究室を出られるかを示す3つのシグナル
次に必要な証拠は、アレイレベルの結果を、実動ハードウェア、再現可能な精度、現実的な製造経路へと結び付けるものだ。
第1のシグナルは、独立して検証可能なシステム測定を備えた、製造済みの協調最適化テストチップである。こうした実証には、コンバータ、周辺回路、スケジューリングロジック、ホスト通信を含めるべきだ。これらの構成要素を計上した後も効率上の優位性が大きく維持されるなら、SK hynixのアーキテクチャ上の主張は大幅に強まる。
同じテストでは、TOPSとワット当たりTOPSに加えてモデル精度を報告すべきである。アナログ誤差が出力品質を大きく低下させるなら、高速な結果の価値は限定的だ。温度条件や複数チップにわたる測定は、設計が好条件の単一サンプルを超えて安定するかを明らかにする。
第2のシグナルは、現行AIモデルにおけるワークロード検証である。研究者は、モデルサイズ、数値精度、重み更新の挙動、ページマッピング、再読み込み頻度を開示すべきだ。トランスフォーマー推論でのテストは、垂直方向の高密度が、購入者が実際に導入を予定するワークロードでデータ移動を減らすかどうかを示すだろう。
比較では、一貫したシステム境界も使用しなければならない。FeNAND、RRAM、SRAM、HBM対応GPU、デジタル近傍メモリ設計には、比較可能な周辺コストを含めるべきだ。透明性の高いベンチマークは、SK hynixの主張を裏付けるか、実用上の意味を限定するかのいずれかになる。
第3のシグナルは、製造とソフトウェアのロードマップである。プロセス統合に関する開示、耐久性データ、開発者ツール、アクセラレータ設計者との提携に注目したい。名称を明示したパイロットまたは評価プラットフォームは、デバイス研究から製品エンジニアリングへの移行を示すことになる。
ロードマップでは、FeNANDがSK hynixのHBM、DRAM、NAND事業と並んでどこに位置付くのかを説明すべきだ。これらの製品を補完するものであれば、最初の導入先は特化型推論階層になる可能性がある。新たな製造フローを必要とするなら、採用は歩留まりと顧客需要に左右される。
開発者と企業の購入担当者にとって、現時点で必要なのは調達ではなく観察である。あらゆる性能数値の背後にあるシステム境界を追跡すべきだ。どの演算がメモリ内に留まり、どの演算が従来型プロセッサへ戻るのかを確認したい。
この変化を追うチームは、論文、ベンチマーク定義、実装ノートを検索可能なengineering knowledge baseに保存すべきだ。決定的な証拠は、デバイス論文、アーキテクチャの開示、ソフトウェアのリリースにまたがって現れる。
SK hynix 3D FeNANDはすでに、NANDを受動的なストレージ以上のものとして扱うための、信頼できる研究上の根拠を示した。そのさらに難しい試験はここから始まる。アナログ精度、周辺ハードウェア、ソフトウェア、量産が一つのシステムで交わるとき、その優位性を維持できるかどうかだ。
