SK-hynixのCPOロードマップ、光をメモリーへ近づけるが製品化にはなお隔たり
SK hynixは2026年8月20日、3段階の光統合ロードマップを公表した。しかし、SK-hynixのCPO計画は製品発表ではない。光をプロセッサーへ近づけ、最終的には共有AIメモリーシステムへ直接接続するための、研究に裏打ちされた提案だ。この違いが中心的な緊張関係を生んでいる。
このロードマップは、ノード当たり100テラビット/秒超の帯域幅、ビット当たり1ピコジュール未満のエネルギー、チップ間10ナノ秒未満のレイテンシを目標に掲げる。これらの数値は将来のインフラに向けた設計目標である。SK hynixは、3つすべての目標を満たす商用システムを発表していない。
より大きな動きが重要なのは、NvidiaとBroadcomがすでにco-packaged opticsをネットワークスイッチへ導入しているためだ。SK hynixはこの発想を、コンピューティングアーキテクチャのさらに深い層へ押し進めている。同社が提案する到達点は、光接続がネットワークスイッチで終わるのではなく、プロセッサープールとメモリープールをつなぐ光ファブリックである。
SK-hynixのCPOロードマップが実際に発表した内容
SK hynixが発表したのは技術的な方向性であり、出荷可能な光メモリー製品ではない。
同社は8月20日のCPO roadmap発表でこのイベントを確認した。基礎となるレビュー論文は、「Co-packaged optics for high-performance computing and artificial intelligence」というタイトルでNature Electronicsに掲載された。
Co-packaged optics、すなわちCPOは、光エンジンを、それが対応するプロセッサーやスイッチの近くに配置する。光エンジンは電気データを光に変換し、受信した光を再び電気信号へ変換する。
この近接配置により、最も要求の厳しい電気信号経路が短縮される。その後、ファイバーがデータをより長い距離にわたって伝送し、同等の速度では銅配線よりも伝搬損失を低く抑えられる。
査読済みの光インターコネクトに関するレビューは、SK hynixの研究者Seunghoon Hongと5大学の研究者によって執筆された。参加機関には、University of Virginia、University of Illinois Urbana-Champaign、MIT、Nanyang Technological University、Yonsei Universityが含まれる。
この論文は開発経路を、大きく3つの統合段階に整理している。2次元パッケージングでは、電子部品とフォトニクス部品を共有基板上で並べて配置する。2.5D設計では、複数チップの下にある高密度通信層であるインターポーザーを介して両者を接続する。
より長期的な3D段階では、異なる電子部品とフォトニクス部品を垂直方向に積層する。この手法は接続をさらに短縮できる一方、放熱、製造、試験、修理をより難しくする。
SK hynixによる最も重要な提案は、これらのパッケージング図を超えるものだ。XPUプールと独立したメモリープールの間にフォトニックインターポーザーを配置する。XPUは、GPU、CPU、その他の専用アクセラレーターを指す総称である。
このモデルでは、アクセラレーターは最も即時性の高い処理のために高速なローカル高帯域幅メモリー、すなわちHBMを維持する。同時に、プロセッサーは光リンクを通じて、より大きなメモリーリソースにもアクセスできる。
このアーキテクチャは、ローカルHBMを不要にするものではない。ローカルメモリーは引き続きレイテンシに敏感な計算を担う。光プールは、各プロセッサーパッケージの隣に収められない容量と柔軟性を提供する。
この分離は重要だ。現在のアクセラレーターシステムは、各プロセッサーに限られた量のHBMを密結合している。これに対しプール型設計では、複数のプロセッサーが、速度や予測可能性を過度に損なうことなく、より大きなメモリー階層を共有できるかを問う。
ロードマップが掲げる目標値は、このアーキテクチャの到達点を示している。ノード当たり100 Tb/s超の帯域幅、1 pJ/bit未満のエネルギー、チップ間10ナノ秒未満のレイテンシを目指すとしている。
これらは厳しいシステム要件であり、発表済みのSK hynixハードウェアについて検証された仕様ではない。公開資料には、製品名、顧客導入、製造パートナー、サンプル提供スケジュール、発売日は示されていない。
それでも、このイベントには実質的な意味がある。主要なHBMサプライヤーが、将来のメモリーアーキテクチャに関する構想の中へ光インターコネクトを正式に位置付けた。ただし読者は、この発表を研究およびエコシステムに関するシグナルとして捉えるべきだ。
この位置付けは、元のホットリスト項目にあった公開日付の隔たりも解消する。基礎となるSK hynixの発表日は2026年8月20日である。その後のソーシャルメディアでの注目は、2度目の製品リリースを示すものではなかった。
帯域幅の壁がHBMの先へ移った理由
HBMはメモリーと1基のアクセラレーター間の経路を改善したが、大規模AIシステムは数千のコンポーネント間に第2のボトルネックを生み出した。
AIコンピューティングは、GPUを1基高速化するだけでは拡張しない。大規模な学習および推論ワークロードは、プロセッサー、サーバー、ラック、データセンターポッドにまたがって処理を分割する。層が1つ増えるごとに、データ移動も増加する。
HBMはこの問題の重要な一部に対処した。メモリーダイを垂直に積層し、高度なパッケージングを通じてアクセラレーターの近くに配置する。短く幅広いインターフェースは、一般的なパッケージ外メモリー接続を大幅に上回る帯域幅を提供する。
この設計により、すべてのバイトを狭い従来型メモリーチャネルに通すことなく、プロセッサーへデータを供給できる。しかし、各アクセラレーターパッケージには、スペース、電力供給、熱容量、インターポーザー面積に限りがある。
HBMスタックを増やすと、最終的にはこうした物理的な制約に突き当たる。HBM帯域幅を増やしても、個別のアクセラレーター間や離れたラック間の通信が自動的に改善されるわけではない。
Nature Electronicsのレビューは、電気的な物理法則を通じてこのより広範な制約を説明している。電気リンクが高速化または長距離化するほど、抵抗、容量、周波数依存の歪みが悪化する。エンジニアはイコライザー、リタイマー、デジタル信号プロセッサーで補償できる。
これらの部品は信号品質を回復するが、エネルギーを消費し、熱、コスト、レイテンシを増加させる。また、コンピュートやメモリーに使えない基板面積も占有する。
光リンクは、長距離部分をファイバーへ移す。光は、基板やケーブルを横断する高速電気信号で生じるのと同じ周波数依存の損失を受けずに、より遠くまで伝送できる。
CPOは電気をなくすものではない。プロセッサーとメモリーは引き続き電子的に動作し、電気ドライバーとレシーバーも必要である。このアーキテクチャは、変換前に最高速の電気信号が移動する距離を短縮する。
この詳細が、近接性が重要である理由を説明する。プラガブル光モジュールは基板の端に置かれる。データはそのモジュールに到達する前に、スイッチまたはプロセッサーから電気配線を通って移動しなければならない。
Co-packaged engineは、主要チップの横で変換を行う。電気信号区間は短くなり、より長い経路はファイバーが担う。
研究者はこの概念を長年にわたり研究してきた。2023年に発表された包括的なCPO技術レビューでは、シリコンフォトニクス、レーザー、パッケージング、電気インターフェース、光電力供給の進展が記録されている。
SK hynixの介入は、重点を変えるものだ。同社は、光技術がプラガブルネットワークモジュールをどう置き換えるかだけでなく、メモリー階層とどう相互作用すべきかを問うている。
メモリー階層は、速度、容量、配置、エネルギーに応じて、ストレージおよびメモリー技術へ異なる役割を割り当てる。レジスターとキャッシュはコンピュートに最も近く配置される。HBMはより大きなローカル作業メモリーを提供し、他の階層は距離が増すにつれて容量を拡大する。
光メモリープールは、新たな階層を導入する。その価値は、最もホットなデータにはローカルHBMを維持しながら、より大きなリソースをプロセッサー間で共有することにある。
これは、パラメーター、キー・バリューキャッシュ、学習状態、検索インデックスが1基のアクセラレーターのローカルメモリーを超える大規模モデルにとって重要になり得る。現在、ソフトウェアはこうした資産をデバイス間で分割し、ネットワークファブリックを通じた転送を調整することが多い。
低エネルギーの光経路は、システムアーキテクトにより多くの配置選択肢を与えるだろう。レイテンシに敏感なテンソル向けに高価なローカル容量を確保し、より低温のデータをプール階層へ配置できる可能性がある。
ただし、利用可能なメモリーはリンク帯域幅だけで決まらない。アプリケーションはアクセスレイテンシ、競合、一貫性、障害分離、セキュリティ、ソフトウェアサポートも重視する。
高速な物理リンクは、混雑時にどのプロセッサーを優先するか決められない。リモートメモリーを、ローカルHBMと完全に同じように振る舞わせることもできない。コントローラー、プロトコル、オペレーティングシステム、コンパイラー、ワークロードスケジューラーが、新しいトポロジーを効果的に公開しなければならない。
開発者にとって、これは単に高速なケーブルの話ではない。このロードマップは、データ配置がより動的になり、潜在的により複雑になる異なるシステムモデルを示している。
こうしたシステムを評価するチームには、ハードウェアの前提、ベンチマーク、ソフトウェア依存関係に関する信頼できる記録が必要となる。検索可能なエンジニアリングナレッジベースは、プラットフォームの進化に伴ってこうした判断を保持する助けとなる。
したがって、この圧力は光部品ベンダーだけにとどまらない。アクセラレーターメーカー、メモリーサプライヤー、ファウンドリー、パッケージング企業、ネットワークベンダー、クラウド事業者は、各要素をどう接続するかで合意しなければならない。
真の競争はローカルメモリー対プール型メモリー
主な競争は、SK hynixと特定の光ベンダーの対立ではない。密結合のローカルメモリーと、ローカル・プール混在アーキテクチャの対比である。
ローカルHBMには、明快な性能上の優位性がある。アクセラレーターの横に配置され、予測可能で高スループットなアクセスを提供する。ソフトウェアはすでに、デバイスとそれに接続されたメモリーとの基本的な関係を理解している。
その欠点は、物理的な希少性にある。各プロセッサーがサポートできる容量は、パッケージスペース、熱制約、インターフェース幅、電力、製造歩留まり、システム経済性によって制限される。
プール型アーキテクチャは、この方程式を変える。複数のプロセッサーが理論上は共有容量階層へアクセスでき、固定されたパッケージ境界ではなくワークロード需要に応じてメモリーを割り当てられる。
利用率向上の可能性は分かりやすい。あるプロセッサーには大きなメモリー割り当てが必要でも、別のプロセッサーにはより少ない容量で足りる場合がある。共有プールなら、2つ目のプロセッサーの横にメモリーを遊休のまま残すのではなく、利用可能な容量を最初のワークロードへ振り向けられる。
AIシステムが混在ワークロードを支えるほど、この柔軟性の価値は高まる。学習、バッチ推論、リアルタイム推論、ファインチューニング、データ準備、検索では、メモリーに対する要求が異なり得る。
提案されたアーキテクチャがローカルHBMを維持するのは、プーリングにトレードオフがあるためだ。伝搬遅延が小さい光リンクでも、変換、スイッチング、コントローラー、調停を通過しなければならない。
距離も依然として重要である。パッケージや基板をまたぐリモートプールは、インターポーザーを通じて直接接続されたHBMと同じアクセス特性にはならない。
したがって、SK-hynixのCPO論の最も強い形はハイブリッドである。ローカルHBMが即時の帯域幅を提供し、光プーリングが容量とシステムレベルの柔軟性を提供する。
このハイブリッドモデルは、従来のアクセラレーター設計に圧力をかける。プロセッサーベンダーは、どのメモリー機能をパッケージ内に残し、どの機能をアプリケーション性能を損なわずに外部へ移せるかを決めなければならない。
これはSK hynix自身にも圧力をかける。メモリー部品からシステムアーキテクチャへ移行するには、フォトニクス、パッケージング、コントローラー、プロトコル、ソフトウェア連携に関する専門性が求められる。
SK hynixはすべてのレイヤーを支配しているわけではない。ファウンドリーはロジックとフォトニクスを製造し、パッケージング・パートナーは異種コンポーネントを組み立てる。アクセラレータベンダーがインターフェースを定義し、ハイパースケーラーがアーキテクチャを選定して運用ソフトウェアを開発する。
Nvidiaはすでに、CPOにどれほどの垂直統合が必要かを示している。同社は2025年3月のフォトニクス・スイッチ発表で、TSMC、Coherent、Corning、Foxconn、Lumentum、SENKOなどのエコシステム・パートナーを名指しした。
Nvidiaは、合計スループットが100 Tb/sまたは400 Tb/sのSpectrum-X Ethernet構成を説明した。また、800 Gb/sで動作する144ポートのQuantum-X InfiniBandスイッチについても概要を示した。
これらの数値は、光共有メモリではなくネットワークスイッチに関するものだ。商用CPOの取り組みが現在は主にネットワーキングに集中していることを示している。そこではアーキテクチャと導入の根拠がより明確だからだ。
Broadcomも、Ethernetスイッチングを通じて同様の道筋をたどっている。同社の第3世代200G CPOプラットフォームは、スイッチシリコン、光エンジン、自動テスト、製造パートナーシップを中心に構築された既存プログラムを拡張したものだ。
SK hynixは、反対の方向からこの議論に加わっている。NvidiaとBroadcomはネットワークスイッチングから出発し、光学技術をスイッチASICへ近づけている。一方、SK hynixはメモリから出発し、光によって実効的なメモリシステムをどのように拡張できるかを問う。
これは必ずしも直接的な製品衝突ではない。これらのアプローチは、1つのAIクラスタ内で相互補完できる。競争の焦点は、誰がインターフェースを定義し、システム設計で最も影響力のある位置を獲得するかにある。
メモリプーリングが重要になれば、メモリベンダーはコントローラーの挙動、パッケージング、プロトコル、ワークロード最適化に影響を及ぼし得る。その役割は、交換可能なメモリコンポーネントを供給することよりも大きな戦略的重みを持つ。
光メモリが実用化できなければ、アクセラレータおよびネットワークベンダーがより強い主導権を維持する。そうなればCPOは主にスイッチを通じて拡大し、HBMは各プロセッサに強く結び付いたままとなる。
したがって、このロードマップは特定の仮説を検証するものだ。すなわち、AIインフラには新たな光学層を正当化するほど、共有メモリの柔軟性が必要だという仮説である。
この仮説にはもっともらしさがあるが、ワークロードに依存する。大規模言語モデルの推論では大きなメモリ容量が必要になる場合がある。トレーニング・ワークロードでは、強度の高い集団通信パターンが生じ得る。科学技術計算では、異なるレイテンシや一貫性の特性が優先される可能性がある。
単一のベンチマークで、すべてのユースケースを表現することはできない。プール型の設計は、追加のローカルHBM、従来のネットワーキング、CXL接続メモリ、あるいはソフトウェア層でのデータ分割を上回る場面を示さなければならない。
ロードマップは依然として熱、歩留まり、標準化の課題に直面している
光学技術をコンピュートに近づけると信号効率は向上する一方、パッケージの冷却、製造、テスト、修理は難しくなる。
熱管理は、最も明確な未解決課題の1つだ。高性能プロセッサは集中的な熱を発生させる一方、フォトニックデバイスやレーザーは温度変化に敏感になり得る。
これらの技術を1つのパッケージに収めると、相反する熱要件が生まれる。プロセッサを効率的に冷却できても、安定した光学的動作が保証されるわけではない。
温度変化は光の波長をずらし、変調器の性能を変化させる可能性がある。制御回路で補償することはできるが、その回路は電力と複雑性を追加する。
2026年の熱管理に関するレビューは、レーザーを大きな信頼性上の懸念として挙げている。また、光エンジンが高度に統合されたパッケージの一部になる場合、保守性が限定されることも指摘している。
故障したプラガブル・トランシーバーは、通常、フロントパネルから取り外せる。故障したコパッケージド光学コンポーネントは、はるかに高価なプロセッサまたはスイッチアセンブリ全体に影響を与える可能性がある。
外部レーザー設計では、レーザー光源をメインパッケージの外部に置くことで、熱や交換に関する問題の一部を軽減できる。しかし同時に、光の伝送、コネクター、結合、冗長性に関する要件も導入する。
製造歩留まりも別の課題となる。コンピュートダイ、メモリスタック、電気インターフェース、フォトニックチップ、ファイバー接続、高度な基板を含むパッケージは、相互接続された各部品がともに機能して初めて成立する。
コンポーネントを組み合わせることで、1つの欠陥による経済的影響が増幅される可能性がある。弱い光接続が原因で、メーカーは高価な正常動作中のシリコンを含むアセンブリを廃棄または再加工せざるを得なくなる場合がある。
統合度が高まるほど、テストも難しくなる。メーカーは電気的性能、光学アライメント、熱安定性、パッケージング応力、長期信頼性を評価しなければならない。
ロードマップに示された2D、2.5D、3Dの順序は、この進展を認識している。各段階でデータパスを短縮し、密度を高められる。一方で各段階は、材料や動作特性の異なるコンポーネント間の物理的な隔たりを縮める。
3次元異種集積は、そのトレードオフを最も強く表す形態だ。垂直積層は接続を短縮できるが、埋め込まれたインターフェースの検査、冷却、交換はより難しくなる。
標準化も同じくらい重要になる可能性がある。メモリプールは、複数のサプライヤーによるプロセッサ、スイッチ、コントローラー、ソフトウェアと通信しなければならない。
安定したインターフェースがなければ、クラウド事業者は高度に結合した単一プラットフォームへの依存リスクを抱える。ベンダーもまた、どの設計に大規模な製造投資を行うべきか不確実性に直面する。
標準は物理的な信号伝送だけを対象にすべきではない。システムには、検出、メモリマッピング、コヒーレンシールール、輻輳管理、テレメトリー、エラー回復、セキュリティ、リソース割り当てが必要だ。
CXLはすでに、PCIeベースのインターコネクトを通じて、メモリ拡張とプーリングの一部に対応している。光学アーキテクチャは、CXLトラフィックを運ぶのか、別のプロトコルを導入するのか、あるいは複数のプロトコルの下位にある物理層として機能するのかを明確にする必要がある。
公開されているSK hynixの資料は、これらの疑問に答えていない。また、提案されたプロセッサ・メモリ構成を試験している顧客も特定していない。
この不在は重要だ。なぜなら、見出しとなる性能目標は相互に作用するからである。ある設計は卓越した帯域幅を達成しても、エネルギー目標を満たせないかもしれない。別の設計はリンク当たりの低エネルギーを実現しても、高価な冷却・制御システムを必要とする可能性がある。
1 pJ/bit未満という目標には、特に慎重さが必要だ。レーザー、電気ドライバー、レシーバー、チューニング回路、スイッチング、冷却、メモリコントローラーのオーバーヘッドを数値に含めるかどうかは、計測範囲によって決まる。
同様に、チップ間レイテンシが10ナノ秒未満であっても、アプリケーションから見えるメモリレイテンシと同義ではない。ソフトウェアは、コントローラー、調停、プロトコル、メモリアクセスを通る完全な経路を経験する。
この発表は、文書化された単一のワークロードの下で、商用ノードがすべての目標を達成したとは主張していない。これらの目標を実測済みの製品仕様として扱うなら、証拠を過大評価することになる。
導入上の問題もある。データセンター事業者は、プラガブル光モジュール、確立された修理プロセス、使い慣れたサプライチェーンに多額の投資を行ってきた。
CPOは、こうした運用を変更するだけの十分なエネルギー、密度、または信頼性の価値を提供しなければならない。技術的に洗練されたパッケージであっても、交換手順が過剰なダウンタイムや在庫リスクを生むなら失敗し得る。
NvidiaとBroadcomは、スイッチ製品によってCPOを明確な運用上の役割に置いているため、重要な試金石となる。その供給状況、フィールドでの信頼性、修理モデル、顧客による採用は、より深い光学統合への信頼を左右する。
SK hynixは、より難しい次の段階に直面している。光メモリプーリングは、信頼性の高い物理パッケージと、ソフトウェアから見て魅力的なリソースの両方を確立しなければならない。
光メモリが現実のものかを示す3つのシグナル
このロードマップが商業的な意味を持つのは、SK hynixがハードウェア、パートナー、実測された導入結果を明らかにしたときだけだ。
最初のシグナルは、構成が定義されたプロトタイプである。SK hynixは、プロセッサの種類、メモリ技術、光エンジン、インターポーザー設計、プロトコル、計測範囲を開示すべきだ。
このようなプロトタイプがあれば、顧客はコンポーネント性能と完全なシステム性能を区別できる。また、2D、2.5D、3Dのロードマップのどの段階が最初に実用的なのかも示される。
公開される測定値には、総ノード帯域幅、ビット当たりのエネルギー、エンドツーエンドのレイテンシ、熱条件、エラー率、持続的な動作を含めるべきだ。結果には、支援する制御および冷却のオーバーヘッドも含める必要がある。
再現可能なワークロードの下でプロトタイプが示された目標に近づけば、ロードマップへの支持は強まる。開示がコンポーネントのシミュレーションに限られるなら、商用化までの隔たりは大きいままだ。
2つ目のシグナルは、名前が明らかにされたエコシステムと標準化への道筋だ。光メモリは、メモリベンダーが単独で行動するだけでは量産に到達できない。
信頼できるプログラムには、アクセラレータ・パートナー、ファウンドリー、パッケージング事業者、フォトニクス供給企業、システムメーカー、クラウドまたは高性能コンピューティングの顧客が必要だ。また、他のベンダーも実装できるインターフェース戦略も必要となる。
既存標準への対応は、導入時の摩擦を減らす。独自方式は当初より速く進めるかもしれないが、顧客にはロックインと相互運用性のリスクが管理可能であるという証拠が必要になる。
SK hynixが主要なコンピュートおよびパッケージング・パートナーと相互運用可能なプロトタイプを発表すれば、同社のシステムレベルでの野心はより具体的になる。競合するインターフェースが増えれば、標準化のリスクは高まる。
3つ目のシグナルは、ハイブリッド・アーキテクチャをローカルHBMおよび既存の拡張オプションと比較するワークロードの証拠だ。容量だけでは、その有効性を証明できない。
テストでは、光プーリングが許容できないレイテンシを招くことなく、モデル規模、アクセラレータ利用率、スループット、またはエネルギー利用を改善する場面を示すべきだ。同時に、完全にローカルなメモリがより適しているワークロードも明らかにすべきである。
独立した顧客試験は、ベンダーの予測よりも重みを持つ。特に、障害、熱ドリフト、保守、ソフトウェア・スケジューリングを対象とするなら、本番環境のテレメトリーはさらに強力な証拠となる。
最も近い競争上の証拠はネットワーキングから得られる。Nvidiaが発表したCPOスイッチとBroadcomの製造プログラムは、統合光学技術がデータセンターの運用条件に耐えられるかを示し得る。
スイッチ導入の成功は、CPOの根底にある根拠を強化する。それだけで光メモリが自動的に実証されるわけではないが、パッケージング、サプライチェーン、保守慣行をめぐる不確実性は減らせる。
導入の伸び悩みや信頼性問題は、逆の効果をもたらす。プラガブル光学、オンボード光学、あるいは統合度を抑えたアプローチを支持する議論を強めるだろう。
SK-hynixのCPOロードマップは最終的に、業界にメモリの境界を引き直すよう求めている。容量を1つのアクセラレータに恒久的に接続されたものとして扱うのではなく、ローカルHBMと光接続プールにまたがる階層を提案している。
これが、この発表が単なるフォトニクス論文以上のものである理由だ。将来のAIシステム・アーキテクチャをめぐる競争の中に、主要なメモリ供給企業を位置付けている。
ただし、このロードマップは依然として地図にすぎない。出荷先、顧客の導入時期、すべての目標が同時に機能するという証拠は提示していない。
インフラ購入者と開発者にとって、実践的な行動は見出しの目標ではなく証拠を追うことだ。完全なプロトタイプ、標準に裏付けられたパートナーグループ、独立したワークロード結果に注目すべきである。
光メモリはローカルHBMに並ぶ実用的な階層となるのか、それともCPOはネットワークスイッチに集中したままなのか。次に信頼できる答えは、別の図ではなく、測定されたシステムから得られなければならない。
