TinyGPU v2.0はシリコン上で動作、最小GPUの主張はより大きな試練へ

Tom Hardwareによると、TinyGPU v2.0は物理シリコン上で動作し、約24万個のトランジスタを稼働する3Dグラフィックスプロセッサへと変えた。設計者のPongsagon Vichitは、Tiny Tapeoutの製造ラン後にこのチップがグラフィックスを出力する様子を公開した。これにより同プロジェクトは、FPGAでの実験から、製造済みの特定用途向け集積回路（ASIC）へと移行した。

この結果が重要なのは、製造によってソフトウェアシミュレーションやFPGAテストでは見えにくい問題が表面化するためだ。クロックの挙動、信号タイミング、メモリアクセス、ボードレベルの統合は、すべて実際のハードウェアで成立しなければならない。Vichitの動画は基本パイプラインが動作していることを示しているが、公開されているデモだけでは、性能や信頼性に関するすべての疑問には答えられない。

これはNvidia、AMD、Intelに挑む小型版の競合製品ではない。TinyGPU v2.0は、低解像度かつ限られた色深度で、意図的に控えめなシーンをレンダリングする。その真の相手は、興味深いFPGAプロトタイプと、繰り返し動作するシリコンとの間にある隔たりだ。その隔たりを越えたことにより、このプロジェクトはフレームレートをはるかに超える技術的価値を得た。

次の焦点はTinyGPU v3.0にある。Vichitは、ピクセルシェーダー機能と既知のv2.0の制約に対する修正を備えた、よりプログラマブルな設計を開発している。このロードマップは、機能を一つ追加するたびにロジック、メモリ帯域幅、検証作業を消費するため、難易度を引き上げる。

Tom Hardware：TinyGPUはシリコン試験を乗り越えた

重要な変化は、TinyGPUが単純な3Dグラフィックスを表示できることではない。製造されたチップが、デジタル設計で約束した動作を実行したと報じられている点だ。

Vichitは以前、Basys3 FPGAボード上でTinyGPU v2.0をテストしていた。FPGAは、設計者が固定レイアウトに確定する前にハードウェアロジックを試験できる、構成可能なチップだ。この段階で、アーキテクチャがモデルをレンダリングし、コントローラー入力を受け付け、VGAディスプレイを駆動できることが示された。

ASICを製造すると、その柔軟性は失われる。ロジックはトランジスタと配線の物理的な配置になる。同じチップに新しい構成を書き込んで設計上の欠陥を修正することはできない。重大なエラーは通常、再度の製造ランを必要とする。

8月4日のシリコンテスト報告によると、返却されたTinyGPU v2.0のシリコンは、テスト中に実際のグラフィックスを出力した。報告は、この結果をTiny Tapeoutの製造ランに続く、実環境での成功したデモと説明している。

この証拠が裏付けるのは、完全な製品認定よりも限定的な主張だ。動画は、一つのテスト環境で主要機能が動作することを示せる。しかし、製造歩留まり、電圧許容範囲、長時間の安定性、複数サンプルにおける性能を立証するものではない。

こうした区別は半導体報道では重要である。エンジニアは、最初に返却されるバージョンをA0シリコンと呼ぶことが多い。A0から有用な出力を得ることには意味がある。多くのハードウェアエラーは、テープアウト後には高コストになるからだ。テープアウトとは、完成したチップレイアウトが製造工程に入る段階を指す。

実演されたパイプラインは、変換、ライティング、ラスタライズ、表示出力を処理すると報じられている。変換はモデル座標を画面上の位置へ変える。ラスタライズは、どのピクセルが各三角形に属するかを決定する。ライティングは、選択された光の方向を用いて表面の見える色を調整する。

設計者のプロジェクト文書では、製造形態で約24万個のトランジスタを使用する25 MHzアーキテクチャが説明されている。最大1,000個の三角形を含むモデルをサポートするが、実際の速度はシーンの複雑さと有効化した機能に左右される。

文書化されている表示ターゲットは、320×240ピクセル、4ビットカラーだ。4ビットカラーでは、該当するパレット方式の中で16種類の色値を利用できる。現代のグラフィックスと比べれば極めて限定的だが、認識可能なシェーディング済み、あるいはテクスチャ付きのオブジェクトを示すには十分である。

このプロジェクトは外部QSPIメモリにも依存している。QSPIは、複数の信号線を通じてデータを転送するシリアルインターフェースだ。TinyGPUは、オンチップ面積を過度に消費するモデルデータ、フレーム保存、深度情報のためにこの外部ハードウェアを使用する。

Vichitの構成には、VGA出力モジュール、QSPIハードウェア、ゲームパッドインターフェース、SNESコントローラーが含まれる。ユーザーはモデルを回転させ、拡大縮小し、方向性ライトを調整できる。こうした操作により、デモは回路に焼き込まれた固定アニメーションではなく、インタラクティブなものになっている。

Tom Hardwareは以前、製造前の設計を取り上げており、その時点で報じられたトランジスタ数の見積もりは20万個に近かった。現在の24万個という数値は、Vichitが説明する製造済みの実装を反映している。合成と物理レイアウトによってソースロジックが実際のスタンダードセルへ変換される過程で、見積もりは変わり得る。

したがって、この結果は一つの不確実性を解消する一方、複数の疑問を残している。TinyGPU v2.0は、もはやシミュレーションやFPGA上だけの主張ではない。動作するシリコンであると報じられているが、認定済みの商用GPUではなく、依然として実験的なチップだ。

24万トランジスタのGPUは、制約を学ぶための実験でもある

TinyGPUが興味深くなるのは、その制限をデスクトップ向けグラフィックスカードとの気まずい比較ではなく、設計要件として捉えたときだ。

現代のディスクリートGPUには、数十億個のトランジスタ、大容量キャッシュ、専用コンピュートブロック、ビデオエンジン、大規模なメモリインターフェースが搭載されている。TinyGPU v2.0には、そのような規模はない。見出し上の性能を比較しても、Vichitが選んだエンジニアリング上の課題について得られる示唆は少ない。

彼の課題は圧縮だ。アーキテクチャは、ごく小さなロジック予算の中で3Dジオメトリを変換・描画するため、従来のグラフィックスパイプラインの十分な部分を維持しなければならない。レジスタ、乗算器、バッファ、制御状態のすべてが、同じ限られたシリコン面積を奪い合う。

固定小数点演算は、この予算を管理する助けになる。固定小数点数は、整数部と小数部にあらかじめ定めたビットを割り当てる。一般的な浮動小数点演算より回路規模を抑えられるが、設計者は範囲と精度を慎重に管理する必要がある。

パイプラインは、一つの動的な方向性ライトを用いるフラットシェーディングも採用している。フラットシェーディングは、頂点やピクセルごとに滑らかな変化を計算するのではなく、三角形全体に一貫した照明値を割り当てる。この選択は、見える3D形状を保ちながら計算量を削減する。

バックフェースカリングは、カメラから背を向けた三角形を除去する。こうした表面は通常見えないため、描画を省略すればラスタライズ作業を節約できる。これは標準的なグラフィックス技法であり、トランジスタ数とクロックの予算が小さい場合には特に重要になる。

8ビットの深度バッファは、各位置でどの表面を手前に表示すべきかを記録する。深度テストがなければ、後から描かれた三角形が近いジオメトリを誤って覆ってしまう可能性がある。この限定的な精度はコンパクトなシーンには適しているが、多くの大規模な環境には不十分だろう。

4ビットのダブルバッファは、描画面と表示面を分離して保持する。一方のバッファを表示している間に、次のフレームを準備できる。これらを切り替えることで、更新中に二つのフレームの一部が同時に見えるティアリングを減らせる。

これらの機能により、TinyGPU v2.0は単なるハードワイヤードのパターン生成器を超えるものとなっている。このチップはモデルデータを受け取り、認識可能な段階を経てジオメトリを処理する。ただし、シーンサイズ、出力品質、対応エフェクトには厳格な境界がある固定機能設計であることに変わりはない。

報じられたフレームレートは、適切なシーンでおよそ7.5～15フレーム/秒に達する。リポジトリには、テクスチャ付き1,000三角形の例が6.5 FPSで動作することも記録されている。これらの数値は異なるワークロードを示すため、矛盾する普遍的なベンチマークとして扱うべきではない。

フレームレートは、三角形数、表示面積、テクスチャ処理、メモリ遅延、その他のシーン詳細に依存する。小さなオブジェクトは、ディスプレイの大半を覆うジオメトリより少ないピクセル処理で済む可能性がある。真剣な比較には、同一のモデル、設定、クロック、出力条件が必要だ。

このベンチマークの文脈は、なお不完全である。シリコンの動画は視覚的な動作を確認しているが、幅広い性能テスト群を提供するものではない。また、記録されたテストで文書化済みのすべての機能が試されたかどうかも立証していない。

ここで「最小GPU」という呼称には慎重さが求められる。「GPU」に単一のトランジスタ数の基準はなく、独立系のホビープロジェクトは異なる範囲のグラフィックス機能を実装している。基本プリミティブだけを描画するものもあれば、変換、テクスチャ、ライティング、プログラマブルな段階を含むものもある。

したがって、このタイトルは標準化された賞ではなく、便利な略称である。TinyGPUについてより擁護しやすい特徴は、製造済みシリコンと、コンパクトで自己完結した3Dパイプラインを組み合わせている点だ。読者は最上級表現だけに頼らず、文書化された機能を評価すべきだろう。

この組み合わせは教育的価値も生む。ソースコードでは、デジタル回路の定義に使われるハードウェア記述言語であるVerilogを通じて、パイプラインが公開されている。開発者は、グラフィックスの概念がどのように状態機械、演算ユニット、メモリトランザクションになるのかを調べられる。

学生にとって、見慣れた視覚出力はチップ設計への入口になる。回転するモデルは、抽象的な波形より理解しやすい。しかし、表示されるすべてのフレームは依然として、大規模チップでも使われるタイミング、検証、物理設計の規律に依存している。

Tiny Tapeoutが、プロトタイプとの隔たりを主要な勝負に変える

TinyGPUの中心的な成果は、通常であれば小規模なハードウェアプロジェクトを製造済みシリコンから遠ざける、コストと調整の障壁を越えたことにある。

チップ製造は通常、大きなダイを埋め、専門的なエンジニアリングフローを管理できる組織に有利だ。個人設計者がウェハ全体を必要とすることはほとんどない。小さな実験回路であっても、立ち上げ、パッケージング、検証、製造の要件を伴う。

共有ウェハプログラムは、多数の小規模設計を同じ製造チップに配置することで、この状況を変える。各参加者には定義済みのタイル領域が割り当てられる。共通インターフェース、選択ロジック、デモ用ボードを介したアクセスは共有インフラが担う。

このモデルは相乗り輸送に似ている。各設計は利用可能な乗り物の一部だけを占めるため、誰も移動全体の費用を負担する必要がない。このたとえは完全ではないが、複数プロジェクトを載せたウェハが教育と実験にとって価値を持つようになった理由を説明している。

TinyGPU v2.0は、16個のTiny Tapeoutタイルに相当する4×4の割り当てを使用する。これは、同プラットフォームのコンパクトな設計モデルの中では大規模なプロジェクトだ。それでも、この割り当てはVichitに対し、デスクトップGPUチームならはるかに多くのシリコンで解決できる選択を迫る。

このプログラムにはインターフェース上の制限もある。外部メモリ、映像出力、コントローラー入力は、利用可能なピンと対応するアドオンボードを通過しなければならない。こうした制約は、トランジスタ数と同じくらい直接的にアーキテクチャを形作る。

プロセスは製造よりかなり前から始まる。Vichitは、ツールが実際のロジックへ変換できることを意味する、合成可能なVerilogで回路を記述しなければならない。その後、自動チェックがインターフェース、タイミングの前提、物理レイアウト要件を検証する。

合成では、設計を標準セルのライブラリへマッピングする。配置では、それらのセルに物理的な位置を割り当てる。配線では、製造ルールを守りながら金属配線でセル同士を接続する。完成したレイアウトは、その後、共有テープアウト内の他のプロジェクトに加わる。

シミュレーションは、その工程全体を通じて不可欠であり続ける。テストベンチは、製造前に入力を与え、期待する出力を確認する。FPGAプロトタイピングは、実際の周辺機器を備えた再構成可能ハードウェア上で類似のロジックを動作させることで、さらに別の検証層を加える。

どちらの工程も、シリコンの挙動を完全に予測できるわけではない。FPGAでは、配線、メモリブロック、タイミングがASICプロセスとは異なる。物理チップでは、単純化されたテストでは見落とされ得るクロック、リセット、電源、信号完全性の挙動も生じる。

だからこそ、製造後に実際に動作した出力は、別のFPGA動画より重みを持つ。この結果は、ツールフロー、共有プラットフォーム、ボード接続、外部メモリ、グラフィックスロジックが一体として機能したことを示す。重要な接続のいずれかが失敗していれば、目に見えるフレームの表示は阻まれていた可能性がある。

Tiny Tapeoutのこれまでの実績は、有益な背景情報を与えてくれる。過去の実行では、プロセッサ、信号発生器、ディスプレイ、アクセラレータ、実験的なアナログ回路が共有シリコンに搭載されてきた。プラットフォームはグラフィックス専用ではないため、TinyGPUはその汎用的な設計モデルにとってのストレステストとなる。

グラフィックスパイプラインには、演算、順序制御、メモリトラフィック、厳格な表示タイミングが組み合わされる。同期を失うと、画像全体が破損する可能性がある。これらの要素をうまく協調させることにより、このプロジェクトは単純なカウンタや点滅するライトよりも豊かな実証となる。

それでも、共有テープアウトがエンジニアリング上のリスクを取り除くわけではない。インフラを分担し、参入障壁を下げるにとどまる。設計者は引き続き、機能的な正しさ、タイミング、リソース使用量、周辺ハードウェアの挙動に責任を負う。

このプラットフォームは、限られた回路をより大規模な回路のように振る舞わせることもできない。TinyGPUの解像度、色深度、クロックレート、シーン予算は、いずれも設計上の選択から直接生じる結果だ。利用しやすさが、面積と能力の関係を消し去ることはない。

したがって、揺さぶられるのは、誰が興味深いプロセッサを製造できるのかという従来の前提だ。TinyGPUはNvidiaの製品ロードマップに圧力をかけるものではない。カスタムのグラフィックスシリコンは大企業や大学研究室だけのものだという考えに圧力をかける。

この変化はGPU以外にも影響を及ぼす。小規模でオープンなチップにより、開発者は、珍しいアクセラレータ、インターフェース、教育用プロセッサを最終的な物理媒体で試験できる。一部のアイデアは失敗するだろうが、その失敗は可視化され、再現可能なエンジニアリング上の証拠となり得る。

TinyGPU v2.0のデモンストレーションが証明していないこと

動作する出力は基本的な機能を裏付けるが、完全なベンチマーク、量産対応、あるいは争いのない世界記録を確立するものではない。

最初の不確実性は、テスト範囲に関するものだ。公開映像では、モデルがモニター上に表示され、入力に反応する様子を示せる。しかし、すべての演算経路、メモリ条件、三角形の向き、制御状態が正しく動作するかどうかまでは明らかにできない。

包括的な検証には、複数のテストシーンと再現可能な測定が必要となる。レビュアーはさらに、シリコンサンプル、クロック安定性、電圧、温度、リセット、長時間動作に関する情報を必要とする。これらの結果は、初期報告には添えられていない。

2つ目の不確実性は性能に関するものだ。引用された7.5～15 FPSの範囲は、以前のFPGAでの予想と整合しているように見えるが、結果はワークロードの影響を強く受ける。ベンチマークには、固定されたモデル、カメラ、テクスチャ、ビューポート、測定方法が必要だ。

チップが外部QSPIメモリに依存していることも、解釈を複雑にする。メモリレイテンシは、異なるパイプライン段を停止させたり、進行速度を左右したりする可能性がある。リポジトリには、接続されたメモリモジュール向けの調整可能なレイテンシ設定さえ記載されている。

これはプロジェクトの価値を損なうものではない。とりわけオンチップストレージが面積の大半を占める場合、外部メモリは正当なアーキテクチャ上の選択である。単に、「スタンドアロンGPU」という表現を、補助ハードウェアを一切必要としない単一コンポーネントと混同すべきではないということだ。

GPUには依然として、メモリ、クロック、電源、映像接続、入力ハードウェアが必要となる。商用プロセッサもまた、周辺システムに依存している。ここでの「スタンドアロン」とは、グラフィックスパイプラインがFPGAやマイクロコントローラの内部ではなく、製造されたロジック上で動作することを意味する。

3つ目の不確実性は、Vichitが記録したビューポート障害だ。v2.0では、可視ビューポートを越えて広がるジオメトリがGPUをフリーズさせ、リセットを必要とする場合がある。ビューポートとは、シーンが表示されるべき矩形の画面領域を定義するものだ。

これは汎用的な3Dレンダリングにとって大きな制約となる。カメラは日常的に、オブジェクトを画面外へ部分的に移動させる。グラフィックスプロセッサは、パイプラインを停止させずに、該当するジオメトリをクリッピングまたは除外できるべきだ。

Vichitによれば、TinyGPU v3.0ではこの問題に対処するという。そのバージョンが公開され、テストされるまでは、修正はロードマップの一部にとどまる。この制約は、プログラム可能または柔軟なハードウェアが検証要件を高める理由も示している。

4つ目の懸念は、「世界最小」という説明に関わる。Vichitの以前の最初のGPU設計は約16,000ゲートを使用し、レンダリングできたのはテクスチャ付き三角形2枚だけだった。ほかの小規模グラフィックス回路は異なるトレードオフを採用しており、直接的な順位付けは難しい。

以前のチップは、60 FPSで640×480出力を目標としており、v2.0より高速に聞こえる。しかし、処理できたシーンは大幅に小さく、最大1,000個の三角形を含むモデルファイルを扱えるv2.0の能力は備えていなかった。

この一見した逆転は、一次元的な比較が通用しない理由を示している。高解像度や高フレームレートが、自動的により高性能なアーキテクチャを意味するわけではない。TinyGPU v2.0は、より低い表示レートで動作する一方、はるかに豊富なジオメトリを受け入れる。

現代のGPUはその対極にある。数十億個のトランジスタが、大規模な並列演算、複雑なスケジューリング、プログラマブルシェーダー、キャッシュ階層、高帯域幅メモリを支える。TinyGPUは意図的に、そうしたシステムの大半を省いている。

NvidiaのGeForce 256は、現在のゲーミングカードよりも適切な歴史的参照となる。1999年に登場し、ハードウェアによるトランスフォーメーションとライティングをGPUの決定的な機能として広める一助となった。TinyGPUは、関連する概念を実験的な規模で再現している。

ただし、用語が共通しているからといって、対応範囲まで同等であることを意味しない。GeForce級のハードウェアは、商用ゲーム、ソフトウェア互換性、継続的な顧客ワークロードを対象としていた。TinyGPUは、選択された仕組みを示すオープンな学習プロジェクトである。

Tom Hardwareは、このデバイスを購入代替品ではなく、愛好家による成果として適切に位置付けている。最も有益な読み方も、この区別に従う。重要性は消費者向け性能ではなく、目に見えるシリコンとアーキテクチャ上の経済性にある。

このプロジェクトは、再現可能なテストファイル、記録されたクロック条件、複数チップからの結果があれば、より強い証拠を得られる。独立したビルダーは、ハードウェアの挙動をシミュレーションおよびFPGA出力と比較できるようになる。

オープンソースはそのプロセスを可能にするが、公開するだけでは完結しない。ソースコードは検査を可能にする。再現可能なハードウェアテストが、検査をより強力な検証へと変える。

TinyGPU v3.0は、プログラマビリティが同じ小さな枠に収まるかを試す

次のバージョンでは、v2.0が動作するシリコンに到達することを可能にした規律ある単純さを失わずに、柔軟性を加えなければならない。

Vichitの公開ロードマップは、TinyGPU v3.0を固定パイプラインからプログラマブルなピクセル処理へ移行させるものとして説明している。ピクセルシェーダーは、ピクセルの出力色を計算する小さなプログラムだ。固定されたライティングやテクスチャ規則では表現できない効果を可能にする。

Vichitによるものとされる公開投稿では、初期のDirectX 8ピクセルシェーダーに着想を得た設計が説明されている。提案されたコアは、単一命令・複数データ実行により4ピクセルを並列処理する。SIMDは、複数のデータ要素に同じ命令を同時に適用する方式だ。

報告された設計では、コンパクトな命令セットと限られた数の一時レジスタを用いる。マスク付き実行は、条件付き動作を扱うための制約付きの手法を提供する。これらの選択は、現代的なシェーダーアーキテクチャの複雑さを持ち込まずに、プログラマビリティを維持することを目指している。

注目すべきなのはこの仕組みだ。プログラマビリティは、複数の固定回路を再利用可能な演算・制御ロジックに置き換えられる。一方で、命令ストレージ、デコード、レジスタ、スケジューリング、より広範なハザードテストを必要とする可能性もある。

v3.0はビューポートの問題も解決しなければならない。Vichitは、ガードバンドクリッピングとともに、ニアプレーンおよびファープレーンの除外について議論している。ガードバンドクリッピングでは、後段でピクセルを画面内に制限する前に、可視領域を越えた座標を許容する。

この仕組みが機能すれば、部分的に表示されるオブジェクトによってプロセッサがフリーズする事態は解消されるはずだ。この改善により、カメラ移動や一般的なシーンがより実用的になる。また、機能を目的なく追加するのではなく、明確に記録されたv2.0の弱点に対処することにもなる。

現在、特に重要なのは3つのシグナルだ。

第一に、Vichitは安定したv3.0アーキテクチャと合成可能な実装を公開する必要がある。ロジックの最適化中には、機能の説明が変わることがある。公開リポジトリがあれば、実際の命令フォーマット、パイプライン、リソース使用量が明らかになる。

第二に、この設計には、クリッピングとシェーダー実行を同時に負荷するシーンを用いた、再現可能なFPGA結果が必要だ。単純な効果でフレームレートを維持するだけでは十分ではない。テストでは、深度と外部メモリを使用しながら、画面境界をまたぐジオメトリを配置すべきだ。

第三に、v3.0には最終的に、もう一度シリコンでの結果が必要となる。FPGAでの成功はロジックの多くを検証するが、v2.0から得られる中心的な教訓は、製造が別個の閾値であるということだ。動作するA0シリコンがあれば、新アーキテクチャの主張はより強固になる。

どの段階で失敗しても、有益な情報は得られる。タイル予算を超えれば、プログラマビリティの面積コストが明らかになる。タイミングの問題は遅いパスを特定する。視覚的なエラーは、精度やメモリ順序に関する前提を露呈する可能性がある。

したがって、v3.0が予定されていた2026年のリリース時期を逃したとしても、ロードマップには意味がある。チップのスケジュールは、設計の完成度と共有製造の機会に依存する。遅延そのものよりも、その理由の方が多くを示す。

読者はまた、v3.0を必然的な製品ラインとして扱うべきではない。発表された消費者市場、ドライバーエコシステム、商用ソフトウェアスタックは存在しない。このプロジェクトは現在、オープンハードウェア開発および公開実験として機能している。

この焦点により、Vichitは商用GPUベンダーにはできない選択を行える。既存ゲームとの互換性は不要だ。ドライバーサポートは限定的なままでよい。設計は、汎用性能よりも透明性と視覚的な教育を優先できる。

同時に、プログラマビリティはより厳しい比較を招くことになる。プロセッサがシェーダー命令を実行するようになれば、開発者は命令制限、分岐の挙動、テクスチャアクセス、精度、スループットについて問うだろう。答えの一つひとつが、新たな検証義務を生む。

v2.0の成果は、その前身がシリコンに到達し、報告によればグラフィックスを出力したため、このロードマップに信頼性を与える。ただし、v3.0が収まり、動作し、製造に成功することを保証するものではない。ハードウェアの進歩は積み重ねによって生まれるが、容赦はない。

Tom Hardwareの報道を追う開発者にとって、最善の次の一歩は、最上級表現に注目するのではなく、オープンな設計を検討することだ。リポジトリの仕様を、今後のベンチマーク、テストシーン、シリコン映像と比較してほしい。

TinyGPUの永続的な価値は、他者がその技術を再現し、研究し、拡張できるかどうかにかかっている。単一の成功したデモンストレーションは注目を生む。文書化された検証は、その注目を再利用可能なエンジニアリング知識へと変える。

v3.0でも、各機能とそのハードウェアコストの関係が明確に保たれているかに注目したい。シェーダーの柔軟性、クリッピング、並列ピクセル処理が理解しやすいままであれば、このプロジェクトは最大の強みを維持できる。

最小限ながら有用なGPUとは、必ずしもトランジスタ数が最も少ないものではない。グラフィックスハードウェアが実際にどのように動作するかを、その制約によって明らかにするものだ。TinyGPU v2.0は、シリコン上でその地点に到達した。

次にv3.0は、よりプログラマブルなパイプラインでも同じ明快さを維持できるかを示さなければならない。デスクトップGPUとの競争ではなく、この試練こそがプロジェクトの次章を決定づける。