TYLsemi、カスタムAIシリコンのコスト削減に向け4,300万ドルを調達

TYLsemiは4,300万ドルを調達してステルス状態を脱し、カスタムAIプロセッサの経済性に真正面から挑戦を仕掛けた。同社は、すべての機能をゼロから開発する代わりに、小規模な顧客でも専用コンピュートと再利用可能なチップレットを組み合わせられるようにしたい考えだ。最初のtom hardwareによる分析が明らかにするように、本当に難しい作業は資金調達発表の後から始まる。

この賭けは、単にチップレットが大型のモノリシックプロセッサに置き換わるというものではない。AMD、Nvidia、Broadcom、そしてハイパースケールのクラウド企業は、すでにマルチダイ設計を採用している。TYLsemiは、検証済みの構成要素と実装の外部委託によって、数十億ドル規模の半導体事業を持たない顧客にもこうした手法を提供できると見込んでいる。

これは通常のスタートアップ立ち上げよりも、いっそう厳しい課題を生む。TYLsemiは、専用シリコンを導入する価値があるだけのカスタマイズを提供すると同時に、コストとリスクを下げるため設計の十分な部分を標準化しなければならない。最初に計画されている製品は2027年までサンプル出荷されず、同社の最大の主張は顧客の量産環境ではまだ検証されていない。

TYLsemiが提供するのは、カスタムAIシリコンへのより短い道のりだ

TYLsemiの真の製品は、顧客のコンピュート構想を認定済みマルチチッププロセッサへと導くマネージドな道筋である。

サンノゼを拠点とする同社は、2026年7月14日にステルス状態を脱した。応募超過となった初期ステージのラウンドには、Viola Ventures、Essential Capital、半導体サプライチェーン全体の戦略投資家が参加した。

共同創業者のMohit GuptaとSunil Bhardwajは以前、Alphawave、SiFive、Cadence、Rambusなどでリーダーシップ職を務めていた。TYLsemiによると、創業者たちはチップ設計、オペレーション、商用化、大量生産にまたがる経験を持つ。

同社は、顧客の専用コンピュートエンジンを取り巻く一般的な機能を担う再利用可能なダイである、基盤チップレットを提供する計画だ。ロードマップには接続性、電力供給、そして最終的にはメモリ接続性が含まれる。

顧客はこれらのコンポーネントを購入するか、同社のエンドツーエンドのカスタムシリコンサービスであるTYL.Forgeを利用できる。このプログラムは、アーキテクチャ支援、実装、テープアウト、パッケージング、テスト、認定、生産、サプライチェーン調整を管理することを意図している。

テープアウトとは、完成したチップ設計がエンジニアリング段階から製造段階へ移る時点を指す。エラーがあれば高額な製造サイクルを再度必要とする可能性があるため、これは大きな財務的・技術的コミットメントとなる。

顧客は、自身のコンピュートロジックの挙動を記述する、一般にRTLと呼ばれる成熟したレジスタ転送レベルのコードを持ち込むことができる。TYLsemiはそのロジックを物理ダイとして実装し、事前検証済みの補助チップレットと組み合わせる。

別の顧客は、プロセッサアーキテクチャまたは既存のコンピュートダイだけを持ち込む場合もある。TYLsemiはどちらの段階からでも関与できるとしているが、各顧客の中核コンピュートアーキテクチャそのものを考案する意図はない。

この違いは重要だ。このスタートアップは、Nvidia GPUと直接競合する完成済みアクセラレータのカタログを提案しているわけではない。顧客がワークロードを差別化する知的財産を保持しつつ、困難なシリコン統合の大部分を外部委託できるようにすることを目指している。

tom hardwareの記事によれば、このモデルは、大手カスタムシリコンプロバイダーから十分なサービスを受けていない新興AI企業やシステムベンダーを対象としている。既存サプライヤーは、非常に大規模な年間プログラムを生み出せる顧客を優先することが多い。

TYLsemiはAIアクセラレータを主要な機会と位置付けている。また、データセンターCPU、ハイパフォーマンスコンピューティング、ネットワーキング、通信向けシリコン、ヘテロジニアスSoCも応用先として挙げている。

ユースケースは具体的だ。AI企業は、自社モデルに最適化された行列乗算エンジンを保有していても、PCIe、電力、パッケージング、製造のチームを欠いているかもしれない。TYLsemiは、そのエンジンをコンピュートダイに仕立て、再利用可能なインフラで囲めるとしている。

これにより、同社が証明しなければならないことが変わる。有用なチップレットカタログを製造することは要件の一つにすぎない。TYLsemiはさらに、ファウンドリプロセス、知的財産、パッケージ設計、熱特性、ファームウェア、テスト、生産歩留まりを調整しなければならない。

この資金調達により、スタートアップはその作業を開始するためのリソースを得た。ただし、提案するプラットフォームが多様な顧客アーキテクチャにわたって目標を達成できることは、まだ示されていない。

カスタムシリコンのコストが焦点となった理由

専用AIチップの魅力が増す一方、最先端開発は最大規模の買い手を除けば依然として困難であることが、市場機会を生んでいる。

汎用GPUは幅広いソフトウェアサポートを提供し、多くのワークロードに対応できる。カスタムの特定用途向け集積回路、すなわちASICは、より限定されたワークロードを対象とし、性能、消費電力、メモリ移動、システムコストを最適化できる。

この利点を受け、Google、Amazon、Meta、Microsoftなどの大規模事業者はカスタムプロセッサを開発してきた。その規模が、大きなエンジニアリングチーム、広範なソフトウェア投資、長期的な製造コミットメントを支えている。

より小規模なAIインフラ企業は、異なる判断に直面する。価値のあるワークロードを特定できても、量産チップを実現するために必要な組織を持たない場合がある。設計エンジニアの採用だけでは、その隔たりの一部しか埋められない。

先進的なプロセッサは、コンピュートロジックだけで構成されるわけではない。メモリインターフェース、高速ネットワーキング、外部接続、電源管理、セキュリティ、パッケージング、ファームウェア、テスト、生産管理が必要となる。

大型のモノリシックダイは、これらの機能を一枚のシリコン上に集約する。この方法は一部の通信経路を単純化できるが、ダイが大きくなるほど欠陥への露出は増える。大きなダイのどこか一箇所に不具合があれば、部品全体が使用不能になる可能性がある。

TYLsemiの最高経営責任者はTom’s Hardwareに対し、ダイが約500〜600平方ミリメートルに達すると歩留まりの確保がますます困難になると語った。最終的なタイミングクロージャも、レチクル限界付近では不釣り合いに多くのエンジニアリング作業を要する可能性がある。

レチクル限界とは、リソグラフィ装置が従来型の単一ダイとして露光できる最大面積である。その境界に近づく設計には多大なエンジニアリングリソースが必要で、高価なウェハ面積を使用する。

Tom hardwareは、最先端ウェハ処理のコストが約5年間でおよそ2倍になったと報じた。記事では、以前の水準を約15,000ドル、現在の水準を約30,000ドルとしている。

これらの数値は文脈を示すものであり、普遍的なファウンドリ価格ではない。実際のコストは、プロセス、数量、マスク、契約、パッケージング、テスト、その他の生産要件によって異なる。

TYLsemiは、分割設計によってこの方程式を改善できると主張する。分割設計ではプロセッサ機能を小さなダイに分け、各機能を適切な製造プロセスに配置できるようにする。

コンピュートロジックは、新しいトランジスタノードから大きな恩恵を受ける。高速入出力回路はしばしば異なるスケーリング特性を持つため、すべてのインターフェースを最新プロセスに移すと、高価なシリコン面積を無駄にする可能性がある。

そのため顧客は、コンピュートエンジンを先進ノードに配置する一方、PCIeや電力機能を旧世代のプロセスに残すことができる。この選択により、最も重要な部分で性能上の利点を維持しながら、コストを削減できる可能性がある。

小さなダイは、一つひとつが製造欠陥にさらされる面積が小さいため、歩留まりも改善できる。しかし完成したパッケージには、インターコネクト、組み立て、熱管理、テストを含む新たなコストとリスクが生じる。

中心的な圧力は既存のカスタムASICサプライヤーにかかるが、それはTYLsemiが今日その規模に匹敵できるからではない。このスタートアップは、大手プロバイダーが小さすぎる、あるいは運用面で要求が厳しすぎると見なす可能性のあるプロジェクトを狙っている。

Broadcomは既存モデルをよく示している。同社のカスタムアクセラレータプラットフォームは、顧客が所有するコンピュートと、Broadcomが管理するメモリ、ネットワーキング、パッケージング、ファームウェア、ソフトウェア機能を組み合わせる。

その厚みは、長年にわたる知的財産開発と生産経験を反映している。同時に、カスタムシリコンへの参入には、ファウンドリへのアクセス以上のものが必要であることも示している。

TYLsemiが提案する答えはモジュール型の再利用だ。接続性と電力のチップレットが複数の顧客に対応できれば、そのエンジニアリングおよび検証コストは複数のプログラムに分散できる。

顧客は、限られたエンジニアリングリソースを独自のコンピュートロジックとソフトウェアに集中させる。その一方でTYLsemiは、実装とより広範なサプライチェーンに対する責任を負う。

このアプローチは、半導体開発コストをなくすものではない。そのコストのより多くを、一回限りの作業から再利用可能な製品と反復可能な統合プロセスへ移そうとするものだ。

Tom Hardwareが節約効果の主張を支える仕組みを強調

TYLsemiのコスト論は、実証済みのダイを繰り返し利用し、機能ごとにプロセスノードを選択し、顧客固有のコンピュートブロックを分離しておくことに依存している。

TYLsemiは、自社のアプローチによりカスタムシリコン開発の期間とコストを最大50%削減できると見積もっている。また、大量生産アクセラレータプログラムについて、例示的な総コスト比較も提示した。

同社は、3nmクラスのプロセスを用いる700平方ミリメートルのモノリシックチップと、マルチダイシステムを比較した。代替案には、500平方ミリメートルのコンピュートダイと、100平方ミリメートルの入出力チップレット4基が含まれていた。

100,000デバイスの生産量において、TYLsemiはモノリシック設計の総コストを3億5,000万ドルと見積もった。チップレットベースの代替案では1億5,000万ドルと見積もっており、約57%の削減を主張している。

同社はさらに、モノリシックチップの単価を3,000ドル、システム・イン・パッケージの単価を約600ドルと見積もった。システム・イン・パッケージ、すなわちSiPは、一つの統合パッケージ内に複数のダイを組み込む。

これらは企業による見積もりであり、監査済みの顧客結果ではない。TYLsemiは、実際の製造コストではなく例示であると明示的に説明している。

したがって、前提条件はパーセンテージと同じくらい重要だ。歩留まり、パッケージの複雑性、ダイサイズ、生産量、知的財産の条件、プロセス配分は、結果を変え得る。

TYLsemiが最初に計画する製品群はTYL.IOである。初期製品は、UCIeを通じてホストコンピュートダイに接続される、32レーンのPCIe 7.0およびCXL接続チップレットだ。

CXLは、プロセッサがPCIeインフラ上でメモリやアクセラレータと通信できるようにするコヒーレントインターコネクトである。UCIeは、一つのパッケージ内にあるダイ間の短距離通信に関する業界仕様だ。

UCIe仕様は、マルチダイシステム向けの共通した電気的・プロトコル上の基盤を提供する。バージョン3.0はより高速なデータレートをサポートし、以前のバージョンとの互換性も維持している。

標準は統合における不確実性の一部を減らすが、チップレットを通常の拡張カードのように交換可能にするわけではない。プロトコルの選択、ファームウェア、セキュリティ、熱設計、検証、パッケージ制約には、依然として連携したエンジニアリングが必要となる。

Guptaは、エコシステムがプロトコルレベルでは依然として成熟途上にあることを認めた。導入形態によっては、TYLsemiが顧客のコンピュートダイ上で互換性のあるUCIe知的財産を提供する必要があるかもしれない。

計画中のTYL.IO Scale製品は、ラック内のアクセラレータ間通信を対象としている。同社によれば、約72レーン、毎秒約14テラバイトの帯域幅を提供するという。

後続の接続製品は、光通信コンポーネントをコンピュートまたはネットワーク用シリコンの近くに配置するコパッケージド・オプティクス向けだ。TYLsemiは、このロードマップに関する完全な量産スケジュールを明らかにしていない。

TYL.Powerは異なるアプローチを採る。計画中の16nmチップレットでは、埋め込み受動部品とクローズドループ・テレメトリーを備えた統合型電圧レギュレータを、コンピュートダイの近くに配置する。

レギュレーションをプロセッサに近づけることで、損失を抑え、制御を改善できる可能性がある。一方で、パッケージの熱的・電気的条件の中で挙動を検証しなければならないダイが新たに加わる。

TYL.Memは最も定義が曖昧な製品群だ。同社はメモリ接続向けチップレットの計画を開示しているものの、そのアーキテクチャや仕様は公表していない。

こうした詳細が欠けているため、約束されたフルポートフォリオを評価するには限界がある。メモリインターフェースは依然として、AIアクセラレータの性能、パッケージング、消費電力、システムコストの中核をなす。

TYLsemiは、最初の入出力製品のサンプルを2027年後半に提供する見込みだ。TYL.IOとTYL.Powerのサンプルも、同年中に認定顧客向けに計画されている。

同社は当初、TSMCの製造・パッケージング環境で取り組む計画だ。その後、Intel、ASE、Amkorなどのプロバイダーによる技術も検討するとしている。

この当初の集中には実務上の利点がある。認定済みの環境を1つに絞れば、チームが管理すべきプロセスルール、パッケージフロー、テスト手法、サプライヤーとの関係を減らせる。

ただし、同社の供給レジリエンスに関するメッセージは複雑になる。モジュラー設計は原理上、複数調達戦略を支えられる一方、当初の単一ファウンドリー方式では依然として実行リスクが集中する。

TYLsemiによれば、成熟したRTLまたは完成したネットリストであれば、テープアウトまでおよそ6～9か月で到達できる。アーキテクチャとフロントエンドの開発には、顧客側の準備状況に応じてさらに時間がかかる可能性がある。

テープアウト後、同社は製造に4～5か月を見込む。組み立て、テスト、認定には、さらにおよそ2か月を要する可能性がある。

これは、顧客のアーキテクチャが成熟している場合、量産サンプルまで約1年を示唆する。アーキテクチャが未完成の第1世代製品では、より長い時間がかかる。

同社は、顧客のプロセッサが2029年または2030年ごろに市場投入されることを目指している。これらの日程は、今回の資金調達イベントと幅広い商業的検証との間に相当な距離があることを示している。

再利用可能なチップレットにも統合・事業上のリスクは残る

TYLsemiは、標準コンポーネントがマルチダイシステムによって増える複雑さを上回って削減できることを証明しなければならない。

チップレットは、単一企業が設計したプロセッサ内ですでに強い量産実績を持つ。AMDはRyzen、EPYC、Instinctの各製品でこのアプローチを採用し、複数世代にわたって改良してきた。

AMDのチップレット概要は、標準化インターフェースをカスタム開発の高速化につながる手段として説明している。同時に、電力、セキュリティ、信頼性、インターコネクト管理といったシステムレベルの責務も指摘している。

TYLsemiが直面するのは、より難しい形の問題だ。同社のプラットフォームは、成熟度が異なる複数の顧客が提供するコンピュートアーキテクチャで動作しなければならない。

事前検証済みのI/Oダイだけでは、完全なプロセッサを検証できない。統合パッケージには依然として、クロック、電力状態、エラー、ファームウェア、起動挙動、継続的なワークロードにわたる検証が必要だ。

熱設計も別の制約となる。機能を分割することでプロセスの割り当てを改善できる可能性はあるが、ダイは依然として限られたパッケージ面積と冷却能力を共有する。

チップレットが増えるたびに、通信境界も増える。ダイ間を移動するデータは電力を消費し、通常は単一ダイ内を移動するデータとは異なるレイテンシーに直面する。

UCIeは接続の標準化に役立つ。しかし、設計者がアーキテクチャをどこで分割すべきかを決めるものでも、すべての分割が効率的に動作することを保証するものでもない。

Guptaは、すべての設計に通用する単一の分離戦略は存在しないと指摘した。アーキテクチャ、熱的制約、パッケージング、通信パターンが、特定の分割に意味があるかどうかを決定する。

この認識は中心的なトレードオフを捉えている。再利用可能な境界が顧客の性能要件とシステム要件に合致する場合にのみ、標準化は経済的価値を生む。

TYLsemiはソフトウェア面のストーリーも確立しなければならない。カスタムアクセラレータでは、顧客が理論上の効率性を利用できるようになる前に、コンパイラ、ランタイム、ライブラリ、デバッグツール、導入支援が必要だ。

同社は、差別化要因となるコンピュートとソフトウェアを顧客側に委ねる考えだ。これは顧客の所有権を維持する一方、シリコンの成功が製品採用を保証しないことも意味する。

製造も別の課題をもたらす。マルチチップパッケージでは、歩留まり、リードタイム、供給制約が異なるダイを組み合わせる可能性がある。1つの部品が欠けるだけで、完成品全体の遅延につながり得る。

高価なパッケージ組み立て前に不良ダイを特定すべきであるため、テストには慎重な計画が必要だ。Known-good-dieのプロセスはそのリスクを軽減するが、完全には除去しない。

AIアクセラレータがコンピュート、高帯域幅メモリ、複雑なインターポーザを組み合わせるようになり、パッケージング能力も戦略的に重要になっている。TYLsemiは、大手顧客にサービスを提供するのと同じサプライチェーン内で、供給枠の確保を競うことになる。

スタートアップの資本状況にも同様の慎重さが必要だ。4300万ドルは初期段階としては大規模な支援だが、半導体プログラムは量産売上が到来するはるか前から資金を消費する。

TYLsemiは、チップレット設計、検証、マスク、ウェハ、パッケージング、エンジニアリングツール、知的財産、顧客支援に資金を投入しなければならない。遅延は、売上前の期間を長引かせる可能性がある。

同社の事業モデルも優先順位付けの問題を生む。大口顧客は短期的な売上を生むカスタム機能を求める一方で、本来標準であるはずのロードマップを分断しかねない。

Guptaは、標準製品の進行を妨げない限り、戦略的顧客向けのカスタマイズを検討すると述べた。この境界を維持するのは、初期段階のサプライヤーにとって困難だ。

既存企業も対応できる。Broadcom、Marvell、そして既存の設計サービス企業は、すでに顧客関係、再利用可能な知的財産、製造経験を有している。

市場需要が取り組みを正当化するなら、これらの企業はより小規模な機会も追求できる。ファウンドリーやパッケージング企業も設計支援を拡大でき、独立系インテグレーターに残される余地を狭める可能性がある。

したがってTYLsemiに必要なのは、シリコンの成功だけではない。各案件が固有のコンサルティングプロジェクトに変わることなく、複数の顧客が同じ基盤ダイを再利用できることを示す必要がある。

現時点では、主張されている開発期間の50％改善や、例示された所有コストの57％削減を裏付ける独立した量産データはない。こうした数値は、顧客向けシリコンが認定に到達するまで目標として扱うべきだ。

tom hardwareの報道は、この構想の背景にある前提を異例なほど詳細に示している。同時に、アーキテクチャモデルと再現可能な経済性の間に、どれほど多くの実行課題が残っているかも明らかにしている。

TYLsemiが実現できるかを示す3つのシグナル

次の検証ポイントは、動作するサンプル、実名の顧客進展、そして複数のプロセッサ設計にまたがる再現可能な統合だ。

最初のシグナルは、2027年に予定されるTYL.IOとTYL.Powerのサンプル提供だ。動作するシリコンにより、認定顧客は電気的挙動、ファームウェア、性能、電力、パッケージングに関する前提をテストできる。

スケジュールの遅延は、再利用可能なチップレットが開発期間を短縮するという主張を弱める。予定どおりのサンプル提供はロードマップを支持するが、大量生産の準備完了を証明するものではない。

読者は、ピーク仕様だけでなく測定結果に注目すべきだ。有用な開示には、リンク安定性、電力効率、熱特性、相互運用性、テストカバレッジ、継続的ワークロード下での性能が含まれる。

2つ目のシグナルは、顧客との取り組みがエンゲージメントからテープアウトへ移行することだ。TYLsemiはTier-1顧客とのエンゲージメントがあるとしているが、顧客名を公表しておらず、完成済み設計も発表していない。

実名の設計採用は、ターゲット市場の明確化に役立つ。初期需要がAIスタートアップ、サーバーCPU開発企業、ネットワーキングベンダー、既存ハイパースケーラーのいずれから来ているのかを示すことになる。

顧客入力の成熟度も重要になる。完成したRTLから迅速にテープアウトへ到達することと、不確実なアーキテクチャを設計、ソフトウェア準備、認定まで進めることは別物だ。

顧客は、TYLsemiが実際に何を提供したのかも開示すべきだ。パッケージ統合プロジェクトが証明する能力は、アーキテクチャ段階から始まる完全なTYL.Forgeエンゲージメントとは異なる。

3つ目のシグナルは、複数製品にわたる再利用だ。1つの成功したプロセッサはエンジニアリング能力を示せるが、同じ基盤チップレットを使用する2つ目の設計は、プラットフォーム仮説を試すことになる。

繰り返し利用されれば、検証作業と知的財産コストが実際に顧客間へ分散されるかが分かる。また、TYLsemiが商業的圧力の下でも標準ロードマップを維持できるかを示すことにもなる。

コンポーネントの再利用に失敗しても、同社が無関係になるわけではない。有能なカスタム設計・統合企業になることは可能だ。

しかしその結果は、TYLsemiがカスタムAIシリコンのコスト構造を変えたという主張を弱める。事業はプロジェクト売上と顧客固有のエンジニアリングにより大きく依存することになる。

より広い市場も別の参照点を提供する。Broadcomなどの既存サプライヤーはカスタムAIアクセラレータ事業を拡大し続けており、AMDは厳密に管理されたチップレットシステムの利点を実証している。

TYLsemiは、その2つのモデルの間に参入する。サービスプロバイダーの柔軟性、製品企業の再現性、フルスタック・シリコンパートナーの供給責任を求めている。

この組み合わせこそ、今回の発表が注目に値する理由だ。同時に、初期資金調達や詳細な図解だけでは議論を決着できない理由でもある。

開発者やインフラ購入者にとって実務上の問いは、半導体組織全体を構築せずに特化型コンピュートを量産へ到達させられるかどうかだ。TYLsemiは今、その答えの1つを検証するための資金を手にしている。

まず2027年のサンプル、次に顧客のテープアウト、続いて同じチップレットが別々のプログラムで機能する証拠を注視すべきだ。これらの節目は、モジュラー型カスタムシリコンが広く利用可能になりつつあるのかをtom hardwareの読者に示すだろう。

それまでのところ、TYLsemiが提示したのは信頼できる仕組みと野心的なスケジュールであり、完成した経済的変革ではない。今後2年で、再利用可能なシリコンがカスタマイズを再現可能な事業へ変えられるかどうかが明らかになる。